基于FPGA的数据加密存储系统的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 课题研究的背景与意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-13页 |
| 1.2.1 AES算法研究现状 | 第11-12页 |
| 1.2.2 闪存的概念及国内外现状 | 第12-13页 |
| 1.3 论文的主要工作 | 第13-14页 |
| 第2章 AES加密算法及相关技术简介 | 第14-32页 |
| 2.1 密码学简介 | 第14页 |
| 2.2 AES加密算法 | 第14-22页 |
| 2.2.1 AES算法的数学背景 | 第15-16页 |
| 2.2.2 AES算法结构 | 第16-18页 |
| 2.2.3 字节代换 | 第18-20页 |
| 2.2.4 行移位变换 | 第20页 |
| 2.2.5 列混合变换 | 第20-21页 |
| 2.2.6 轮密钥加 | 第21-22页 |
| 2.2.7 密钥扩展 | 第22页 |
| 2.3 AES算法工作模式 | 第22-25页 |
| 2.3.1 ECD模式 | 第23页 |
| 2.3.2 CBC模式 | 第23-24页 |
| 2.3.3 CFB模式 | 第24页 |
| 2.3.4 OFB模式 | 第24-25页 |
| 2.4 FLASH闪存简介 | 第25-26页 |
| 2.4.1 NAND Flash | 第25-26页 |
| 2.4.2 NOR Flash | 第26页 |
| 2.5 系统开发环境介绍 | 第26-29页 |
| 2.5.1 系统软件开发平台 | 第26-27页 |
| 2.5.2 DE2-70开发平台 | 第27-29页 |
| 2.6 本章小结 | 第29-32页 |
| 第3章 系统总体设计 | 第32-38页 |
| 3.1 系统构成 | 第32页 |
| 3.2 模块之间的接口模式 | 第32-33页 |
| 3.3 AES算法模块 | 第33-35页 |
| 3.3.1 S盒设计 | 第33-34页 |
| 3.3.2 列混合 | 第34页 |
| 3.3.3 密钥扩展模块设计 | 第34页 |
| 3.3.4 行移位 | 第34-35页 |
| 3.4 FLASH存储部分 | 第35页 |
| 3.5 LCD显示部分 | 第35-36页 |
| 3.6 本章小结 | 第36-38页 |
| 第4章 AES算法的硬件实现 | 第38-48页 |
| 4.1 非流水线结构 | 第38页 |
| 4.2 外部流水线结构 | 第38-40页 |
| 4.3 内部流水线结构 | 第40-41页 |
| 4.4 密钥扩展模块 | 第41-42页 |
| 4.5 S盒的实现 | 第42-43页 |
| 4.6 行移位与列混合的实现 | 第43-44页 |
| 4.7 模块接口电路 | 第44-45页 |
| 4.7.1 输入接口 | 第44-45页 |
| 4.7.2 输出接口 | 第45页 |
| 4.8 控制模块 | 第45-46页 |
| 4.9 解密模块 | 第46页 |
| 4.10 本章小结 | 第46-48页 |
| 第5章 NOR FLASH芯片的写操作实现 | 第48-54页 |
| 5.1 FLASH芯片的引脚功能介绍 | 第48页 |
| 5.2 FLASH芯片写操作实现方式 | 第48-51页 |
| 5.3 LCD1602显示模块 | 第51-52页 |
| 5.4 本章小结 | 第52-54页 |
| 第6章 系统测试 | 第54-60页 |
| 6.1 密码算法模块的仿真验证 | 第54-57页 |
| 6.1.1 AES加密模块仿真 | 第54页 |
| 6.1.2 AES解密模块仿真 | 第54-55页 |
| 6.1.3 数据串并转换模块仿真 | 第55页 |
| 6.1.4 数据并串转换模块仿真 | 第55页 |
| 6.1.5 加密部分整体仿真 | 第55-57页 |
| 6.2 FLASH写控制器仿真 | 第57页 |
| 6.3 AES加密及存储部分整体仿真 | 第57-58页 |
| 6.4 加密部分片上测试 | 第58-59页 |
| 6.5 本章小结 | 第59-60页 |
| 第7章 结束语 | 第60-62页 |
| 7.1 工作总结 | 第60页 |
| 7.2 展望 | 第60-62页 |
| 参考文献 | 第62-66页 |
| 致谢 | 第66页 |
