| 摘要 | 第10-11页 |
| ABSTRACT | 第11页 |
| 第一章 绪论 | 第12-19页 |
| 1.1 课题研究背景与意义 | 第12-13页 |
| 1.2 相关研究 | 第13-17页 |
| 1.2.1 DSP的发展 | 第13-14页 |
| 1.2.2 基于Cache的层次化存储结构及其弊端 | 第14-15页 |
| 1.2.3 DSP片上SPM研究 | 第15-17页 |
| 1.2.4 DSP片上SIMD结构研究 | 第17页 |
| 1.3 本文主要工作 | 第17-18页 |
| 1.4 论文组织结构 | 第18-19页 |
| 第二章 GX64标向量SPM概述 | 第19-32页 |
| 2.1 GX64内核结构 | 第19-20页 |
| 2.2 GX64标向量SPM设计需求 | 第20-27页 |
| 2.2.1 VSPM设计需求 | 第20-24页 |
| 2.2.2 SSPM设计需求 | 第24-27页 |
| 2.3 VSPM与SSPM访存指令集 | 第27-30页 |
| 2.3.1 标向量访存指令集与寻址方式 | 第27-29页 |
| 2.3.2 访存指令编码 | 第29-30页 |
| 2.4 SPM总体结构设计 | 第30-31页 |
| 2.4.1 VSPM总体结构设计 | 第30-31页 |
| 2.4.2 SSPM总体结构设计 | 第31页 |
| 2.5 本章小结 | 第31-32页 |
| 第三章 向量便签式存储器设计 | 第32-46页 |
| 3.1 VSPM存储体组织与编址 | 第32-35页 |
| 3.2 向量访存流水线划分 | 第35-37页 |
| 3.3 访存指令译码与访存地址计算 | 第37-39页 |
| 3.3.1 访存指令译码 | 第38页 |
| 3.3.2 访存地址计算 | 第38-39页 |
| 3.4 访问冲突仲裁处理 | 第39-42页 |
| 3.4.1 冲突判断与仲裁策略 | 第40页 |
| 3.4.2 冲突处理 | 第40-42页 |
| 3.5 访存与写回 | 第42-45页 |
| 3.5.1 访存与访存输出 | 第42页 |
| 3.5.2 同步处理 | 第42-44页 |
| 3.5.3 数据写回 | 第44-45页 |
| 3.6 本章小结 | 第45-46页 |
| 第四章 标量便签式存储器设计 | 第46-55页 |
| 4.1 SSPM存储体组织与编址 | 第46-48页 |
| 4.2 标量访存流水线设计 | 第48-49页 |
| 4.3 指令译码与地址计算 | 第49-50页 |
| 4.4 冲突仲裁处理 | 第50-53页 |
| 4.4.1 冲突判断 | 第50页 |
| 4.4.2 仲裁策略 | 第50-51页 |
| 4.4.3 冲突处理 | 第51-53页 |
| 4.5 访存与写回 | 第53-54页 |
| 4.5.1 访存前译码 | 第53页 |
| 4.5.2 数据输出与写回 | 第53-54页 |
| 4.6 本章小结 | 第54-55页 |
| 第五章 功能验证与性能评估 | 第55-64页 |
| 5.1 验证方案 | 第55-59页 |
| 5.1.1 Load/Store数据通路验证 | 第55-57页 |
| 5.1.2 DMA数据通路验证 | 第57页 |
| 5.1.3 请求冲突验证 | 第57-59页 |
| 5.1.4 其他功能验证 | 第59页 |
| 5.2 验证与结果 | 第59-60页 |
| 5.3 逻辑综合 | 第60-61页 |
| 5.4 性能评估 | 第61-63页 |
| 5.4.1 VSPM访存性能评估 | 第61-62页 |
| 5.4.2 SSPM访存性能评估 | 第62-63页 |
| 5.5 本章小结 | 第63-64页 |
| 第六章 总结与展望 | 第64-66页 |
| 6.1 论文总结 | 第64-65页 |
| 6.2 工作展望 | 第65-66页 |
| 致谢 | 第66-68页 |
| 参考文献 | 第68-71页 |
| 作者在学期间取得的学术成果 | 第71页 |