Xilinx Virtex-7 FPGA软错误减缓技术研究
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第8-16页 |
| 1.1 课题背景及研究意义 | 第8-12页 |
| 1.1.1 SRAM型FPGA在空间领域的应用 | 第8-9页 |
| 1.1.2 空间辐射对SRAM型FPGA的影响 | 第9-11页 |
| 1.1.3 SRAM型FPGA的SEU减缓技术 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-14页 |
| 1.2.1 国外研究现状 | 第12-13页 |
| 1.2.2 国内研究现状 | 第13-14页 |
| 1.3 本文研究内容 | 第14-16页 |
| 第2章 配置存储器刷新系统总体方案 | 第16-24页 |
| 2.1 配置存储器刷新系统设计目标 | 第16-18页 |
| 2.1.1 实现配置存储器的软错误减缓 | 第16-17页 |
| 2.1.2 实现故障注入功能 | 第17-18页 |
| 2.2 配置存储器刷新系统方案选择 | 第18-22页 |
| 2.3 配置存储器刷新系统总体方案设计 | 第22-23页 |
| 2.4 本章小结 | 第23-24页 |
| 第3章 配置存储器刷新系统设计 | 第24-41页 |
| 3.1 配置存储器刷新系统整体设计 | 第24-28页 |
| 3.1.1 系统功能及接口描述 | 第24页 |
| 3.1.2 系统整体设计 | 第24-28页 |
| 3.2 ICAP接口读写控制模块设计 | 第28-34页 |
| 3.2.1 ICAP接口及配置寄存器简介 | 第28-30页 |
| 3.2.2 ICAP操作命令序列 | 第30-33页 |
| 3.2.3 ICAP读写控制模块的实现 | 第33-34页 |
| 3.3 基于FRAME_ECC的检错纠错设计 | 第34-36页 |
| 3.4 地址生成模块设计 | 第36-40页 |
| 3.4.1 确定有效帧地址范围 | 第36-37页 |
| 3.4.2 确定关键帧的物理帧地址 | 第37-38页 |
| 3.4.3 地址生成模块的实现 | 第38-40页 |
| 3.5 本章小结 | 第40-41页 |
| 第4章 配置存储器刷新系统的仿真与验证 | 第41-54页 |
| 4.1 系统功能仿真 | 第41-45页 |
| 4.1.1 ICAP读写控制模块功能仿真 | 第41-42页 |
| 4.1.2 地址生成模块功能仿真 | 第42-44页 |
| 4.1.3 顶层模块功能仿真 | 第44-45页 |
| 4.2 验证平台的搭建 | 第45-46页 |
| 4.3 系统功能验证 | 第46-51页 |
| 4.3.1 基本功能验证 | 第46-49页 |
| 4.3.2 随机故障注入测试 | 第49-51页 |
| 4.4 配置存储器刷新系统性能评估 | 第51-53页 |
| 4.4.1 系统平均纠错时间分析 | 第51-53页 |
| 4.4.2 系统占用资源及可靠性分析 | 第53页 |
| 4.5 本章小结 | 第53-54页 |
| 结论 | 第54-55页 |
| 参考文献 | 第55-61页 |
| 致谢 | 第61页 |
