| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 论文的背景 | 第9-10页 |
| 1.2 国内外的研究现状 | 第10-11页 |
| 1.3 论文的主要工作和结构安排 | 第11-13页 |
| 第二章 功耗分析攻击理论及防护措施 | 第13-33页 |
| 2.1 功耗分析攻击的物理基础 | 第13-21页 |
| 2.1.1 功耗的基本构成 | 第14-17页 |
| 2.1.1.1 静态功耗 | 第14-15页 |
| 2.1.1.2 动态功耗 | 第15-17页 |
| 2.1.2 功耗轨迹的统计特性 | 第17-21页 |
| 2.1.2.1 功耗轨迹的组成 | 第18页 |
| 2.1.2.2 单功耗点特性 | 第18-21页 |
| 2.2 功耗分析攻击原理与技术 | 第21-25页 |
| 2.2.1 简单功耗分析攻击原理 | 第21-22页 |
| 2.2.2 差分功耗分析攻击原理 | 第22-23页 |
| 2.2.3 相关系数功耗分析攻击原理 | 第23-25页 |
| 2.3 功耗分析攻击防护技术 | 第25-31页 |
| 2.3.1 掩码技术 | 第25-28页 |
| 2.3.1.1 布尔掩码与算术掩码 | 第25页 |
| 2.3.1.2 架构级掩码技术 | 第25-27页 |
| 2.3.1.3 元件级掩码技术 | 第27-28页 |
| 2.3.2 隐藏技术 | 第28-31页 |
| 2.3.2.1 随机化功耗技术 | 第29页 |
| 2.3.2.2 恒定功耗单元技术 | 第29-31页 |
| 2.4 本章小结 | 第31-33页 |
| 第三章 WDDL抗功耗攻击密码电路FPGA设计与验证 | 第33-63页 |
| 3.1 FPGA的WDDL单元库设计 | 第33-38页 |
| 3.1.1 组合逻辑单元设计 | 第34-36页 |
| 3.1.2 时序逻辑单元设计 | 第36-38页 |
| 3.2 WDDL的DES密码电路FPGA设计 | 第38-49页 |
| 3.2.1 DES算法设计 | 第38-40页 |
| 3.2.2 DES密码电路设计 | 第40-42页 |
| 3.2.3 WDDL的DES密码电路设计 | 第42-47页 |
| 3.2.4 FPGA复制差分布线方法实现 | 第47-49页 |
| 3.3 FPGA实测功耗攻击平台设计 | 第49-58页 |
| 3.3.1 功耗轨迹采集系统设计 | 第49-55页 |
| 3.3.1.1 采样电路设计 | 第50-51页 |
| 3.3.1.2 示波器的配置 | 第51-52页 |
| 3.3.1.3 采样系统上位机软件设计 | 第52-55页 |
| 3.3.2 功耗轨迹预处理算法设计 | 第55-56页 |
| 3.3.2.1 功耗轨迹对齐算法设计 | 第55页 |
| 3.3.2.2 功耗轨迹压缩算法设计 | 第55-56页 |
| 3.3.3 功耗攻击模型的建立 | 第56页 |
| 3.3.4 实测平台功耗攻击结果 | 第56-58页 |
| 3.4 FPGA的抗攻击DES密码电路抗攻击能力测试与分析 | 第58-61页 |
| 3.4.1 CPA攻击测试参数设置与测试过程 | 第58-59页 |
| 3.4.2 CPA攻击测试结果 | 第59-60页 |
| 3.4.3 功耗攻击测试结果分析 | 第60-61页 |
| 3.5 本章小结 | 第61-63页 |
| 第四章 WDDL抗功耗攻击密码电路ASIC设计与验证 | 第63-93页 |
| 4.1 WDDL的ASIC库单元设计 | 第63-71页 |
| 4.1.1 组合逻辑单元设计 | 第63-65页 |
| 4.1.2 时序逻辑单元设计 | 第65-66页 |
| 4.1.3 基于SMIC-0.18um工艺的WDDL单元功耗平衡性分析 | 第66-70页 |
| 4.1.4 单元面积与功耗开销 | 第70-71页 |
| 4.2 WDDL的DES密码电路ASIC设计 | 第71-83页 |
| 4.2.1 基于WDDL的半定制电路设计方法 | 第71-75页 |
| 4.2.2 差分布线技术 | 第75-83页 |
| 4.2.2.1 差分布线的意义 | 第75-76页 |
| 4.2.2.2 基于Galaxy Custom Router的差分布线方法实现 | 第76-77页 |
| 4.2.2.3 复制差分布线方法实现 | 第77-80页 |
| 4.2.2.4 复制方法产生的毛刺问题及其解决方法 | 第80-82页 |
| 4.2.2.5 差分布线效果对比 | 第82-83页 |
| 4.3 基于EDA软件的ASIC仿真功耗攻击平台设计 | 第83-88页 |
| 4.3.1 目标工艺库的功耗模型 | 第83-85页 |
| 4.3.2 EDA软件介绍 | 第85页 |
| 4.3.3 基于仿真的功耗攻击平台工作流程 | 第85-86页 |
| 4.3.4 无防护DES密码电路的仿真功耗攻击结果 | 第86-88页 |
| 4.4 ASIC的抗攻击DES密码电路抗功耗攻击能力测试与分析 | 第88-92页 |
| 4.4.1 CPA攻击测试参数设置与测试过程 | 第88-89页 |
| 4.4.2 CPA攻击测试结果 | 第89-90页 |
| 4.4.3 功耗攻击测试结果分析与对比 | 第90-92页 |
| 4.5 本章小结 | 第92-93页 |
| 第五章 总结与展望 | 第93-95页 |
| 5.1 总结 | 第93-94页 |
| 5.2 展望 | 第94-95页 |
| 致谢 | 第95-97页 |
| 参考文献 | 第97-103页 |
| 作者简介 | 第103页 |
