| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-24页 |
| 1.1 引言 | 第16页 |
| 1.2 课题研究背景及现状 | 第16-17页 |
| 1.2.1 图像边缘检测的发展 | 第16-17页 |
| 1.2.2 图像并行处理意义 | 第17页 |
| 1.3 微处理器的发展 | 第17-20页 |
| 1.3.1 单核处理器的发展 | 第18页 |
| 1.3.2 多核处理器的发展 | 第18-19页 |
| 1.3.3 多核处理器的技术优势 | 第19-20页 |
| 1.4 国内外研究现状 | 第20-21页 |
| 1.5 论文章节安排 | 第21-24页 |
| 第二章 基于双边滤波对Canny算法的改进 | 第24-34页 |
| 2.1 引言 | 第24页 |
| 2.2 经典边缘提取算法简介 | 第24-25页 |
| 2.3 基于双边滤波的Canny算法实现 | 第25-29页 |
| 2.3.1 预处理双边滤波算法原理 | 第25-26页 |
| 2.3.2 Canny算法的原理 | 第26-28页 |
| 2.3.3 双边滤波和Canny算法的结合 | 第28-29页 |
| 2.4 测试结果和结论 | 第29-32页 |
| 2.4.1 测试结果统计 | 第29-31页 |
| 2.4.2 评价方法和测试结论 | 第31-32页 |
| 2.5 本章小结 | 第32-34页 |
| 第三章 HyperX高性能并行平台简介 | 第34-48页 |
| 3.1 引言 | 第34-41页 |
| 3.1.2 处理单元PE的结构 | 第35-36页 |
| 3.1.3 存储单元DMR的结构 | 第36-41页 |
| 3.2 HyperX软件平台模拟设计介绍 | 第41-43页 |
| 3.2.1 FAST设计流程 | 第41-42页 |
| 3.2.2 HyperX平台软件基本结构 | 第42-43页 |
| 3.3 HyperX软件模拟平台配置文件介绍 | 第43-46页 |
| 3.3.2 第一阶段：预编译 | 第44-45页 |
| 3.3.3 第二阶段：布局视图 | 第45-46页 |
| 3.3.4 第三阶段：仿真设计 | 第46页 |
| 3.4 本章小结 | 第46-48页 |
| 第四章 边缘提取算法整体框架的结构设计 | 第48-66页 |
| 4.1 引言 | 第48页 |
| 4.2 系统框架设计流程 | 第48-59页 |
| 4.2.1 架构设计中的并行机制 | 第48-51页 |
| 4.2.2 架构设计中的数据分配和边界扩展 | 第51-53页 |
| 4.2.3 架构设计中的数据分发接收机制 | 第53-57页 |
| 4.2.4 数据写回DDR的控制 | 第57-58页 |
| 4.2.5 架构设计中PE、DMR等信息的配置 | 第58-59页 |
| 4.3 HyperX平台下的双边滤波算法并行实现 | 第59-63页 |
| 4.3.1 双边滤波的FAST设计流程 | 第60-62页 |
| 4.3.2 平台关于双边滤波的配置文件设置 | 第62-63页 |
| 4.4 HyperX平台下Canny算法的并行设计 | 第63-64页 |
| 4.4.1 Canny算法的FAST流程设计 | 第63-64页 |
| 4.4.2 平台中Canny算法配置文件的设置 | 第64页 |
| 4.5 本章小结 | 第64-66页 |
| 第五章 边缘检测算法并行实现的实验结果 | 第66-72页 |
| 5.1 测试环境介绍 | 第66页 |
| 5.2 测试图像分割介绍 | 第66页 |
| 5.3 测试内容 | 第66-67页 |
| 5.3.1 系统正确性测试 | 第66页 |
| 5.3.2 系统效率性测试 | 第66-67页 |
| 5.4 测试结果 | 第67-70页 |
| 5.5 测试结论 | 第70-72页 |
| 第六章 总结与展望 | 第72-74页 |
| 6.1 研究工作总结 | 第72-73页 |
| 6.2 未来工作展望 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 致谢 | 第76-78页 |
| 作者简介 | 第78-79页 |