一种10bitsC_R混合SAR_ADC设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 选题背景和意义 | 第15-16页 |
| 1.2 国内外研究现状 | 第16页 |
| 1.3 研究工作主要内容 | 第16-19页 |
| 第二章 逐次逼近ADC概述 | 第19-29页 |
| 2.1 SAR ADC的工作原理 | 第19-20页 |
| 2.2 SAR ADC的典型结构 | 第20-26页 |
| 2.2.1 电压按比例缩放型DAC | 第20-21页 |
| 2.2.2 电流按比例缩放型DAC | 第21-25页 |
| 2.2.3 混合式SAR ADC | 第25-26页 |
| 2.3 ADC的性能参数 | 第26-29页 |
| 2.3.1 静态参数 | 第26页 |
| 2.3.2 动态参数 | 第26-29页 |
| 第三章 ADC结构的研究和设计 | 第29-43页 |
| 3.1 DAC结构的选择 | 第29页 |
| 3.2 DAC的工作原理及设计 | 第29-35页 |
| 3.3 ADC性能和匹配的考虑 | 第35-43页 |
| 3.3.1 ADC的性能 | 第35-38页 |
| 3.3.2 ADC匹配的考虑 | 第38-43页 |
| 第四章 比较器 | 第43-59页 |
| 4.1 比较器结构简介 | 第43-44页 |
| 4.1.1 开环比较器 | 第43页 |
| 4.1.2 Latch比较器 | 第43-44页 |
| 4.2 比较器的设计 | 第44-52页 |
| 4.2.1 比较器的结构的选择 | 第44-46页 |
| 4.2.2 比较器的具体设计 | 第46-52页 |
| 4.3 比较器功能验证和CORNER分析 | 第52-56页 |
| 4.3.1 比较器功能验证 | 第52-54页 |
| 4.3.2 比较器Corner分析 | 第54-56页 |
| 4.4 比较器版图 | 第56-59页 |
| 第五章 采样保持电路和参考电压BUFFER的设计 | 第59-67页 |
| 5.1 采样保持电路的设计 | 第59-63页 |
| 5.1.1 建立精度、建立时间的考虑 | 第59-61页 |
| 5.1.2 线性度的考虑 | 第61-62页 |
| 5.1.3 非理想因素的考虑 | 第62-63页 |
| 5.2 参考电压BUFFER的设计 | 第63-67页 |
| 第六章 数字控制部分的设计 | 第67-71页 |
| 6.1 CLK模块 | 第67页 |
| 6.2 TIMING模块 | 第67-68页 |
| 6.3 REGISTER模块 | 第68-69页 |
| 6.4 DAC CONTROL模块 | 第69页 |
| 6.5 OUTPUT模块 | 第69-70页 |
| 6.6 数字控制部分的版图 | 第70-71页 |
| 第七章 整体仿真、版图和后仿真 | 第71-79页 |
| 7.1 ADC的整体仿真 | 第71-76页 |
| 7.1.1 ADC功能验证 | 第71-73页 |
| 7.1.2 ADC动态性能 | 第73-76页 |
| 7.2 ADC的版图 | 第76页 |
| 7.3 ADC的后仿真 | 第76-79页 |
| 第八章 总结与展望 | 第79-81页 |
| 附件一：FFT分析代码 | 第81-83页 |
| 参考文献 | 第83-85页 |
| 致谢 | 第85-87页 |
| 个人简介 | 第87-88页 |
