基于FPGA的IRIG-B码解码设计
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第1章 绪论 | 第9-15页 |
| ·论文研究的背景 | 第9-11页 |
| ·FPGA发展历程 | 第11-13页 |
| ·论文的设计要求 | 第13-14页 |
| ·论文的主要研究内容 | 第14-15页 |
| 第2章 IRIG-B时间码的标准制式 | 第15-23页 |
| ·IRIG-B码的码制 | 第15-17页 |
| ·IRIG-B码标准化接口 | 第17-18页 |
| ·IRIG-B码的特点 | 第18页 |
| ·正弦幅度调制及解调推导 | 第18-19页 |
| ·直流码与交流码波形图 | 第19-21页 |
| ·交流码解调后的滤波结果 | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 第3章 IRIG-B解码硬件设计与实现 | 第23-40页 |
| ·IRIG-B码解码硬件总体设计 | 第23-25页 |
| ·主要功能及技术指标 | 第23页 |
| ·解码电路总体设计 | 第23-25页 |
| ·AD转换模块 | 第25-27页 |
| ·ADS8361构造及外围电路设计 | 第25-26页 |
| ·ADS8361的采样规格 | 第26页 |
| ·ADS8361的输入输出模式 | 第26-27页 |
| ·FPGA芯片选型 | 第27-30页 |
| ·FPGA与主机通信芯片 | 第30-32页 |
| ·通信接口 | 第32-36页 |
| ·RS232接口 | 第33-34页 |
| ·RS422接口 | 第34-36页 |
| ·电源设计 | 第36-37页 |
| ·电路板设计与调试 | 第37-39页 |
| ·多层电路板设计 | 第37-38页 |
| ·FPGA硬件系统调试方法及步骤 | 第38-39页 |
| ·本章小结 | 第39-40页 |
| 第4章 FPGA程序设计 | 第40-54页 |
| ·FPGA开发环境 | 第40页 |
| ·直流B码解码模块 | 第40-43页 |
| ·脉宽鉴别模块 | 第40页 |
| ·码元时间解算模块 | 第40-43页 |
| ·交流B码解码模块 | 第43-51页 |
| ·AD及带通滤波模块 | 第43-47页 |
| ·交流解调滤波模块 | 第47-48页 |
| ·门限检测及解码模块 | 第48-51页 |
| ·1pps信号同步模块及时间模块 | 第51页 |
| ·实验结果 | 第51-53页 |
| ·本章小结 | 第53-54页 |
| 结论 | 第54-55页 |
| 参考文献 | 第55-57页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第57-58页 |
| 致谢 | 第58-59页 |
| 附录A | 第59页 |
