摘要 | 第1-5页 |
Abstract | 第5-6页 |
目录 | 第6-9页 |
图表清单 | 第9-12页 |
缩略词 | 第12-14页 |
第一章 绪论 | 第14-20页 |
·研究背景 | 第14-15页 |
·多核技术近年来的发展与应用 | 第15-16页 |
·多核 DSP 近年发展概况 | 第15-16页 |
·高速数据互连技术的发展 | 第16-18页 |
·课题的目标和难点 | 第18-19页 |
·论文结构 | 第19-20页 |
第二章 雷达信号处理机总体设计 | 第20-27页 |
·处理机功能与组成 | 第20页 |
·器件选择 | 第20-22页 |
·DSP 选择 | 第20-21页 |
·FPGA 选择 | 第21-22页 |
·ADC 选择 | 第22页 |
·系统的时钟分析 | 第22-24页 |
·TMS320C6678 时钟需求 | 第22-23页 |
·其它时钟分析 | 第23页 |
·时钟输出电路设计 | 第23-24页 |
·外部存储电路设计 | 第24-25页 |
·JTAG 接口电路设计 | 第25-26页 |
·本章小结 | 第26-27页 |
第三章 系统电源设计 | 第27-37页 |
·系统功耗分析 | 第27-29页 |
·FPGA Virtex-6 XC6VLX75T 功耗分析 | 第27页 |
·DSP TMS320C6678 功耗分析 | 第27-29页 |
·电源设计方案 | 第29-34页 |
·TPS54620 实现 5.5V,3.3V,1.5V 电压输出 | 第30-31页 |
·基于电压识别技术的 0.9V~1.1V 浮动电压设计 | 第31-33页 |
·ESR 对电压纹波的影响 | 第33-34页 |
·系统上电顺序 | 第34-36页 |
·多核 DSP TMS320C6678 上电顺序 | 第34-35页 |
·系统的上电顺序 | 第35-36页 |
·本章小结 | 第36-37页 |
第四章 系统接口设计 | 第37-42页 |
·SRIO 接口的说明 | 第37-38页 |
·RapidIO 的逻辑层 | 第37-38页 |
·RapidIO 传输层 | 第38页 |
·RapidIO 物理层 | 第38页 |
·SRIO 接口的操作方式及系统及寻址 | 第38-41页 |
·IO 逻辑操作和消息操作 | 第40-41页 |
·本章小结 | 第41-42页 |
第五章 基于 SRIO 的高速数据传输设计 | 第42-54页 |
·DSP 部分 SRIO 操作方式 | 第42-46页 |
·直接 IO 操作模式 | 第42-45页 |
·消息模式 | 第45-46页 |
·FPGA 部分 SRIO 操作方式 | 第46-51页 |
·RapidIO IP 核方案概述 | 第46-48页 |
·用户模块的实现 | 第48-49页 |
·RapidIO 系统功能仿真验证 | 第49-51页 |
·FPGA 和 DSP 的 SRIO 接口硬件连接 | 第51-52页 |
·SRIO 外设接口传输性能测试 | 第52-53页 |
·本章小结 | 第53-54页 |
第六章 信号完整性分析 | 第54-59页 |
·高速电路信号完整性 | 第54页 |
·布局布线的规则 | 第54-57页 |
·一般规则 | 第54-55页 |
·时钟信号线的布线规则 | 第55页 |
·DDR3 接口布线要求 | 第55-56页 |
·SRIO 信号线的眼图仿真 | 第56-57页 |
·本章小结 | 第57-59页 |
第七章 多核系统性能分析 | 第59-74页 |
·八核系统编程环境分析 | 第59-66页 |
·系统中断原理分析 | 第60-61页 |
·系统 EDMA 原理 | 第61-63页 |
·多核系统核间通讯实现 | 第63-66页 |
·多核系统 FFT 编程 | 第66-71页 |
·多核环境 FFT 算法分析 | 第67-69页 |
·多核 FFT 编写及多核任务安排 | 第69-71页 |
·系统性能分析 | 第71-72页 |
·本章小结 | 第72-74页 |
第八章 结束语 | 第74-76页 |
·总结 | 第74页 |
·展望 | 第74-76页 |
参考文献 | 第76-80页 |
致谢 | 第80-81页 |
在学期间的研究成果及发表的学术论文 | 第81-82页 |
附录一 雷达信号处理板实物 | 第82-83页 |
附录二 雷达信号处理板软件 | 第83页 |