首页--工业技术论文--无线电电子学、电信技术论文--雷达论文--雷达设备、雷达站论文--雷达接收设备论文--雷达信号检测处理论文

基于多核DSP的雷达信号处理板研制

摘要第1-5页
Abstract第5-6页
目录第6-9页
图表清单第9-12页
缩略词第12-14页
第一章 绪论第14-20页
   ·研究背景第14-15页
   ·多核技术近年来的发展与应用第15-16页
     ·多核 DSP 近年发展概况第15-16页
   ·高速数据互连技术的发展第16-18页
   ·课题的目标和难点第18-19页
   ·论文结构第19-20页
第二章 雷达信号处理机总体设计第20-27页
   ·处理机功能与组成第20页
   ·器件选择第20-22页
     ·DSP 选择第20-21页
     ·FPGA 选择第21-22页
     ·ADC 选择第22页
   ·系统的时钟分析第22-24页
     ·TMS320C6678 时钟需求第22-23页
     ·其它时钟分析第23页
     ·时钟输出电路设计第23-24页
   ·外部存储电路设计第24-25页
   ·JTAG 接口电路设计第25-26页
   ·本章小结第26-27页
第三章 系统电源设计第27-37页
   ·系统功耗分析第27-29页
     ·FPGA Virtex-6 XC6VLX75T 功耗分析第27页
     ·DSP TMS320C6678 功耗分析第27-29页
   ·电源设计方案第29-34页
     ·TPS54620 实现 5.5V,3.3V,1.5V 电压输出第30-31页
     ·基于电压识别技术的 0.9V~1.1V 浮动电压设计第31-33页
     ·ESR 对电压纹波的影响第33-34页
   ·系统上电顺序第34-36页
     ·多核 DSP TMS320C6678 上电顺序第34-35页
     ·系统的上电顺序第35-36页
   ·本章小结第36-37页
第四章 系统接口设计第37-42页
   ·SRIO 接口的说明第37-38页
     ·RapidIO 的逻辑层第37-38页
     ·RapidIO 传输层第38页
     ·RapidIO 物理层第38页
   ·SRIO 接口的操作方式及系统及寻址第38-41页
     ·IO 逻辑操作和消息操作第40-41页
   ·本章小结第41-42页
第五章 基于 SRIO 的高速数据传输设计第42-54页
   ·DSP 部分 SRIO 操作方式第42-46页
     ·直接 IO 操作模式第42-45页
     ·消息模式第45-46页
   ·FPGA 部分 SRIO 操作方式第46-51页
     ·RapidIO IP 核方案概述第46-48页
     ·用户模块的实现第48-49页
     ·RapidIO 系统功能仿真验证第49-51页
   ·FPGA 和 DSP 的 SRIO 接口硬件连接第51-52页
   ·SRIO 外设接口传输性能测试第52-53页
   ·本章小结第53-54页
第六章 信号完整性分析第54-59页
   ·高速电路信号完整性第54页
   ·布局布线的规则第54-57页
     ·一般规则第54-55页
     ·时钟信号线的布线规则第55页
     ·DDR3 接口布线要求第55-56页
     ·SRIO 信号线的眼图仿真第56-57页
   ·本章小结第57-59页
第七章 多核系统性能分析第59-74页
   ·八核系统编程环境分析第59-66页
     ·系统中断原理分析第60-61页
     ·系统 EDMA 原理第61-63页
     ·多核系统核间通讯实现第63-66页
   ·多核系统 FFT 编程第66-71页
     ·多核环境 FFT 算法分析第67-69页
     ·多核 FFT 编写及多核任务安排第69-71页
   ·系统性能分析第71-72页
   ·本章小结第72-74页
第八章 结束语第74-76页
   ·总结第74页
   ·展望第74-76页
参考文献第76-80页
致谢第80-81页
在学期间的研究成果及发表的学术论文第81-82页
附录一 雷达信号处理板实物第82-83页
附录二 雷达信号处理板软件第83页

论文共83页,点击 下载论文
上一篇:复杂调制信号的识别与参数估计
下一篇:天线罩结构优化设计与试验研究