高性能数字中频系统的研究与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-7页 |
| 目录 | 第7-9页 |
| 第一章 绪论 | 第9-12页 |
| ·课题研究背景与意义 | 第9页 |
| ·本课题的主要工作 | 第9-10页 |
| ·本论文的内容与结构安排 | 第10-12页 |
| 第二章 数字中频系统的需求分析与总体设计 | 第12-18页 |
| ·通信测试仪表整体架构 | 第12-13页 |
| ·接收机和发射机拓扑设计 | 第13-15页 |
| ·单板FPGA选型与介绍 | 第15-16页 |
| ·单板整体设计与接口分析 | 第16-17页 |
| ·本章小结 | 第17-18页 |
| 第三章 数字中频系统的原理图设计 | 第18-48页 |
| ·FPGA外围电路设计 | 第18-28页 |
| ·FPGA配置电路设计 | 第18-22页 |
| ·高速通信接口分析 | 第22-25页 |
| ·DDR2与FPGA的接口 | 第25-27页 |
| ·CPCI通路 | 第27-28页 |
| ·接收链路的设计 | 第28-35页 |
| ·接收链路分析 | 第28-29页 |
| ·ADC基础理论 | 第29-30页 |
| ·输入信号调理电路 | 第30-33页 |
| ·ADC电路设计 | 第33-35页 |
| ·发送链路设计 | 第35-38页 |
| ·发送链路分析 | 第35页 |
| ·DAC电路设计 | 第35-37页 |
| ·滤波器设计 | 第37-38页 |
| ·时钟分发电路设计 | 第38-42页 |
| ·时钟电路分析 | 第38-39页 |
| ·PLL电路设计 | 第39-41页 |
| ·PCIe时钟去抖动电路设计 | 第41-42页 |
| ·供电系统设计 | 第42-47页 |
| ·FPGA的供电 | 第43-46页 |
| ·关键模拟器件的供电 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 第四章 数字中频系统中的PCB设计 | 第48-57页 |
| ·PCB叠层设计 | 第48-50页 |
| ·布局 | 第50-52页 |
| ·布线 | 第52-56页 |
| ·DDR2的走线设计 | 第53-54页 |
| ·PCIe走线设计 | 第54-55页 |
| ·模拟电路走线设计 | 第55-56页 |
| ·本章小结 | 第56-57页 |
| 第五章 数字中频系统中关键电路的测试 | 第57-61页 |
| ·电源模块测试 | 第57-58页 |
| ·时钟模块的调试方法 | 第58-59页 |
| ·AD6649调试 | 第59-60页 |
| ·本章小结 | 第60-61页 |
| 第六章 总结与展望 | 第61-62页 |
| 参考文献 | 第62-63页 |
| 致谢 | 第63-64页 |
| 作者攻读硕士学位期间发表的学术论文目录 | 第64页 |
