摘要 | 第1-6页 |
Abstract | 第6-10页 |
第1章 绪论 | 第10-18页 |
·可重构系统的介绍与描述 | 第10-12页 |
·可重构系统的研究现状 | 第12-14页 |
·软硬件通信的研究 | 第14-17页 |
·软硬件任务通信模型研究 | 第14-15页 |
·硬件加速电路的研究 | 第15-17页 |
·问题提出 | 第17页 |
·论文组织结构 | 第17-18页 |
第2章 开发平台与相关技术 | 第18-28页 |
·FPGA的技术简介 | 第18-19页 |
·Xilinx Virtex-Ⅱ Pro系列FPGA简介 | 第19-24页 |
·PowerPC处理器 | 第19-20页 |
·高速串行I/O | 第20-21页 |
·BRAM本地存储器 | 第21-24页 |
·Xilinx公司FPGA及其开发工具 | 第24-26页 |
·Xilinx ISE开发工具简介 | 第24-25页 |
·EDK开发工具简介 | 第25-26页 |
·本章小结 | 第26-28页 |
第3章 基于MMU的软硬件通信系统体系结构 | 第28-38页 |
·通用体系结构中MMU的工作原理 | 第28-31页 |
·虚拟地址与分页机制 | 第28-29页 |
·MMU的工作机制 | 第29-30页 |
·MMU的功能 | 第30-31页 |
·基于MMU的硬件通信机制体系结构 | 第31-32页 |
·任务间通信的模型结构 | 第32-35页 |
·软件任务与硬件任务通信的模型结构 | 第32-33页 |
·硬件任务与硬件任务通信的模型结构 | 第33-35页 |
·硬件任务通信的互斥机制 | 第35-36页 |
·本章小结 | 第36-38页 |
第4章 基于MMU的软硬件通信系统实现 | 第38-54页 |
·基于MMU硬件任务通信系统的硬件架构 | 第38-39页 |
·MMU模块的实现 | 第39-43页 |
·MMU模块的基本思想 | 第39-41页 |
·MMU模块的具体实现 | 第41-43页 |
·BRAM本地存储器时序读写过程 | 第43-44页 |
·硬件任务间互斥机制的实现 | 第44-47页 |
·页表机制的实现 | 第47-50页 |
·中断机制的实现 | 第50-52页 |
·本章小结 | 第52-54页 |
第5章 硬件任务实现与系统实验结果分析 | 第54-64页 |
·AES加密算法实现 | 第54-59页 |
·AES算法简介 | 第54-57页 |
·AES算法实现 | 第57-59页 |
·实验结果与分析 | 第59-64页 |
·软硬件任务对BRAM本地存储器读写 | 第60-61页 |
·AES加密解密算法 | 第61-64页 |
第6章 结论与展望 | 第64-66页 |
·结论 | 第64页 |
·未来工作 | 第64-66页 |
参考文献 | 第66-70页 |
致谢 | 第70-72页 |
攻读硕士期间科研情况 | 第72页 |