YHFT-DX浮点乘法器的设计与实现

摘要	第1-12页
ABSTRACT	第12-13页
第一章 绪论	第13-19页
·数字信号处理器概述	第13-15页
·数字信号处理器的特点	第13页
·数字信号处理器发展状况	第13-15页
·DSP中的乘法器	第15页
·乘法器发展概述	第15-17页
·课题研究的主要内容	第17页
·课题研究所作的工作	第17页
·本文的结构	第17-19页
第二章 YHFT-DX体系结构与乘法部件	第19-25页
·YHFT-DX体系结构	第19-20页
·YHFT-DX总体结构	第19页
·YHFT-DX内核结构	第19-20页
·YHFT-DX的乘法器	第20-21页
·IEEE-754浮点运算标准	第21-24页
·浮点数的格式	第21-22页
·单精度浮点数表示	第22-23页
·双精度浮点数表示	第23-24页
·浮点数的舍入处理	第24页
·本章小结	第24-25页
第三章 乘法器的算法与实现结构	第25-44页
·乘法器类型	第25-27页
·串行乘法器	第25-26页
·线性阵列乘法器	第26页
·全阵列并行乘法器	第26-27页
·乘法器算法	第27-36页
·移位加算法	第27-28页
·Pezaris算法	第28-29页
·Baugh-Wooley算法	第29-31页
·Booth编码算法	第31-35页
·算法中的符号位处理	第35页
·有符号的Booth乘法	第35-36页
·乘法器算法小结	第36页
·高速乘法器的实现结构	第36-43页
·阵列实现结构	第37-39页
·树形实现结构	第39-42页
·实现结构小结	第42-43页
·本章小结	第43-44页
第四章 YHFT-DX浮点乘法器的设计	第44-68页
·浮点乘法器的总体设计	第44-48页
·浮点乘法器指令分析	第44-45页
·结构设计	第45-47页
·流水线设计	第47-48页
·阵列乘法模块的设计	第48-56页
·操作数的选择	第48-49页
·操作数的类型判断	第49-50页
·尾数的扩展及隐含位处理	第50-51页
·Booth编码及部分积产生	第51-54页
·乘法阵列	第54-55页
·指数相加及符号位确定	第55-56页
·求和累加模块的设计	第56-62页
·全加器	第57页
·进位保留加法器的设计	第57-58页
·进位传播加法器的设计	第58-61页
·移位逻辑设计	第61-62页
·浮点结果处理模块设计	第62-65页
·尾数规格化与舍入处理	第62-64页
·指数调整与溢出处理	第64页
·结果类型判断	第64-65页
·最终结果的生成	第65页
·结果写回模块设计	第65-66页
·本章小结	第66-68页
第五章 YHFT-DX浮点乘法器的验证与综合	第68-88页
·验证方法学	第68-70页
·基于模拟的验证	第68-69页
·基于形式方法的验证	第69-70页
·模块级验证	第70-76页
·阵列乘法模块的验证	第71-72页
·求和累加模块的验证	第72-74页
·浮点结果处理模块的验证	第74-75页
·结果写回模块的验证	第75-76页
·系统级验证方案及环境	第76-78页
·系统级验证	第78-82页
·覆盖率分析	第82-83页
·浮点乘法器的综合	第83-87页
·综合过程	第83-86页
·设计优化	第86页
·综合结果	第86-87页
·本章小结	第87-88页
第六章 结束语	第88-90页
·工作总结	第88-89页
·未来工作展望	第89-90页
致谢	第90-91页
参考文献	第91-94页
作者在学期间所取得的学术成果	第94页