数字信号处理器存储器系统设计
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-11页 |
| 第一章 绪论 | 第11-17页 |
| ·课题背景 | 第11-12页 |
| ·DSP概述 | 第12-13页 |
| ·DSP存储器系统的概述 | 第13-15页 |
| ·DSP总线结构的概述 | 第13-14页 |
| ·存储器的概述 | 第14-15页 |
| ·本文主要工作 | 第15页 |
| ·论文组织结构 | 第15-17页 |
| 第二章 存储器系统总体架构 | 第17-26页 |
| ·mDSP简介 | 第17-23页 |
| ·简介 | 第17-19页 |
| ·总线结构 | 第19-20页 |
| ·流水线结构 | 第20-21页 |
| ·存储器配置 | 第21-23页 |
| ·存储器系统总体架构的发展现状 | 第23-24页 |
| ·总体设计 | 第24-25页 |
| ·设计目标 | 第24页 |
| ·存储器系统的总体结构 | 第24-25页 |
| ·本章小节 | 第25-26页 |
| 第三章 双存取SRAM控制电路设计 | 第26-36页 |
| ·SRAM现状 | 第26-27页 |
| ·双存取SRAM特点 | 第27-28页 |
| ·双存取SRAM整体结构 | 第28-29页 |
| ·工作时序 | 第29-30页 |
| ·控制电路设计 | 第30-33页 |
| ·译码器使能信号产生电路 | 第30-32页 |
| ·灵敏放大器使能信号产生电路 | 第32-33页 |
| ·控制电路仿真 | 第33-34页 |
| ·本章小节 | 第34-36页 |
| 第四章存储器控制器设计 | 第36-62页 |
| ·存储器地址分配 | 第36-37页 |
| ·ROM控制器 | 第37-40页 |
| ·译码模块 | 第37-38页 |
| ·仲裁模块 | 第38-39页 |
| ·冲突检测模块 | 第39-40页 |
| ·双存取SRAM控制器 | 第40-48页 |
| ·译码模块 | 第41-43页 |
| ·总线仲裁模块 | 第43-44页 |
| ·地址选择模块 | 第44-45页 |
| ·冲突反馈模块 | 第45-46页 |
| ·数据调整模块 | 第46-47页 |
| ·数据输出模块 | 第47-48页 |
| ·SDRAM控制器 | 第48-61页 |
| ·SDRAM的信号 | 第49-50页 |
| ·SDRAM的命令 | 第50-52页 |
| ·SDRAM的基本操作 | 第52-54页 |
| ·SDRAM模式寄存器 | 第54页 |
| ·SDRAM的初始化 | 第54-55页 |
| ·SDRAM控制器的内部结构 | 第55-58页 |
| ·SDRAM控制器的运行过程 | 第58-61页 |
| ·本章小节 | 第61-62页 |
| 第五章验证和性能分析 | 第62-71页 |
| ·仿真工具介绍 | 第62-64页 |
| ·Modelsim | 第62页 |
| ·Design Compiler | 第62-63页 |
| ·VCS | 第63页 |
| ·NanoSim | 第63-64页 |
| ·NanoSim-VCS混合仿真环境 | 第64-65页 |
| ·双存取SRAM验证测试 | 第65-66页 |
| ·三种SRAM的功耗和面积比较 | 第66-67页 |
| ·存储器控制器的验证 | 第67-70页 |
| ·双存取SRAM控制器验证 | 第67-69页 |
| ·SDRAM控制器验证 | 第69-70页 |
| ·本章小节 | 第70-71页 |
| 第六章 总结与展望 | 第71-72页 |
| 参考文献 | 第72-76页 |
| 致谢 | 第76-77页 |
| 攻读硕士学位期间已发表或录用的论文 | 第77-79页 |
