| 摘要 | 第1-4页 |
| Abstract | 第4-6页 |
| 目录 | 第6-9页 |
| 1 综述 | 第9-15页 |
| ·引言 | 第9页 |
| ·故障诊断技术发展及技术概述 | 第9-12页 |
| ·基于状态估计的方法 | 第10页 |
| ·基于参数估计的方法 | 第10页 |
| ·基于专家系统的故障诊断方法 | 第10-11页 |
| ·基于模式识别的故障诊断方法 | 第11页 |
| ·基于模糊数学的故障诊断方法 | 第11页 |
| ·基于人工神经网络的故障诊断方法 | 第11-12页 |
| ·基于边界扫描测试的BIT故障诊断方法 | 第12页 |
| ·国内外研究现状及发展趋势 | 第12-13页 |
| ·本系统设计任务及意义 | 第13-14页 |
| ·本设计所做的工作以及创新之处 | 第14-15页 |
| 2 智能故障诊断系统的理论基础 | 第15-30页 |
| ·数字系统故障诊断基础知识 | 第15-20页 |
| ·故障诊断 | 第15页 |
| ·32位单片机系统的故障模型 | 第15-18页 |
| ·最小系统 | 第18-19页 |
| ·ARM系统的测试策略 | 第19-20页 |
| ·边界扫描测试BIT故障诊断技术 | 第20-23页 |
| ·JTAG边界扫描技术概述 | 第20-22页 |
| ·边界扫描测试类型与测试手段 | 第22-23页 |
| ·ARM内核调试技术的基础知识 | 第23-29页 |
| ·ARM7TDMI调试构架 | 第24-26页 |
| ·ARM7TDMI调试原理 | 第26-27页 |
| ·EmbeddedICE-RT Logic | 第27-29页 |
| ·小结 | 第29-30页 |
| 3 自适应测试算法 | 第30-46页 |
| ·测试算法理论基础知识 | 第30-36页 |
| ·扫描测试定理 | 第36-40页 |
| ·故障检测紧凑性定理 | 第36-37页 |
| ·故障检测的完备性定理 | 第37-40页 |
| ·NAAC算法的不足 | 第40-41页 |
| ·自适应二次测试 | 第41-45页 |
| ·算法描述 | 第43-44页 |
| ·算法举例 | 第44-45页 |
| ·小结 | 第45-46页 |
| 4 32位ARM系统地址总线测试算法 | 第46-56页 |
| ·问题的提出 | 第46页 |
| ·地址总线的测试算法 | 第46-55页 |
| ·SDRAM的工作原理 | 第46-49页 |
| ·地址总线低八位测试算法 | 第49-54页 |
| ·地址总线高位的测试 | 第54-55页 |
| ·小结 | 第55-56页 |
| 5 智能故障诊断系统设计 | 第56-95页 |
| ·智能故障诊断系统的总体设计思路 | 第56-57页 |
| ·基于 PC机的智能故障诊断系统 | 第56页 |
| ·基于 PDA的智能故障诊断系统 | 第56页 |
| ·目标测试系统的构造 | 第56-57页 |
| ·智能故障诊断系统硬件设计方案 | 第57-60页 |
| ·设计思路 | 第57-58页 |
| ·系统硬件工作原理 | 第58-60页 |
| ·智能故障诊断系统硬件设计 | 第60-78页 |
| ·智能故障诊断系统的电路设计 | 第60-65页 |
| ·边界扫描接口电路设计 | 第65-68页 |
| ·边界扫描接口底层驱动设计 | 第68-78页 |
| ·智能故障诊断系统的软件设计方案 | 第78-89页 |
| ·智能故障诊断系统的总体测试步骤 | 第78-79页 |
| ·电源的检测 | 第79页 |
| ·JTAG的检测 | 第79页 |
| ·ARM内核的检测 | 第79-80页 |
| ·外部时钟的检测 | 第80页 |
| ·串行通讯口的检测 | 第80页 |
| ·数据总线的检测 | 第80-83页 |
| ·地址总线的检测 | 第83-85页 |
| ·控制总线的检测 | 第85-86页 |
| ·边界扫描器件的检测 | 第86-87页 |
| ·存储器的检测 | 第87-89页 |
| ·I/O口的检测 | 第89页 |
| ·专家系统的构成 | 第89-94页 |
| ·小结 | 第94-95页 |
| 6 结论与进一步研究 | 第95-97页 |
| 参考文献 | 第97-100页 |
| 本文作者在读期间科研成果简介 | 第100-101页 |
| 声明 | 第101-102页 |
| 致谢 | 第102-103页 |
| 附录一 部分智能故障诊断系统诊断程序代码 | 第103-107页 |
| 附录二 部分智能故障诊断系统JTAG底层驱动程序代码 | 第107-112页 |