| 摘要 | 第1-5页 |
| Abstract | 第5-7页 |
| 第1章 绪论 | 第7-18页 |
| ·可进化硬件的概念与背景 | 第7页 |
| ·可进化硬件基本原理 | 第7-9页 |
| ·可进化硬件平台研究 | 第9-15页 |
| ·可进化硬件研究现状 | 第9-11页 |
| ·可进化硬件平台分析及本文研究思路 | 第11-14页 |
| ·可进化硬件平台与FPGA技术 | 第14-15页 |
| ·本论文主要内容 | 第15-16页 |
| ·LUT级可进化硬件平台研究 | 第15-16页 |
| ·模块级可进化硬件平台研究 | 第16页 |
| ·芯片级可进化硬件平台研究 | 第16页 |
| ·网络级可进化硬件平台研究 | 第16页 |
| ·本论文内容的组织与安排 | 第16-18页 |
| 第2章 LUT级可进化硬件平台研究 | 第18-31页 |
| ·需求分析与研究方法 | 第18-19页 |
| ·LUT级可重构电路 | 第19-23页 |
| ·进化算法及评估策略 | 第23-27页 |
| ·实验结果 | 第27-29页 |
| ·本章小结 | 第29-31页 |
| 第3章 模块级可进化硬件平台研究 | 第31-43页 |
| ·需求分析与研究方法 | 第31-32页 |
| ·模块级部分动态可重构硬件实现 | 第32-37页 |
| ·传输线宏结构 | 第33-36页 |
| ·设计框架及工具链开发 | 第36-37页 |
| ·应用示例——动态可重构图像滤波器 | 第37-39页 |
| ·实验结果及分析 | 第39-42页 |
| ·本章小结 | 第42-43页 |
| 第4章 芯片级可进化硬件平台研究 | 第43-61页 |
| ·需求分析与研究方法 | 第43-45页 |
| ·主体芯片设计与实现 | 第45-54页 |
| ·PowerPC 405与Coreconnect总线 | 第46-47页 |
| ·FPGA IP核结构与可进化硬件 | 第47-48页 |
| ·快速重构配置技术 | 第48-50页 |
| ·灵活友好的数据交互接口 | 第50-53页 |
| ·遗传算法加速 | 第53-54页 |
| ·芯片级可进化硬件平台实现 | 第54-56页 |
| ·芯片级可进化硬件实验系统 | 第54-55页 |
| ·可重构电路实现 | 第55页 |
| ·系统程序开发 | 第55-56页 |
| ·实验结果及分析 | 第56-60页 |
| ·本章小结 | 第60-61页 |
| 第5章 网络级可进化硬件平台研究 | 第61-84页 |
| ·片上网络技术背景 | 第61-67页 |
| ·需求分析与研究方法 | 第67-68页 |
| ·可重构片上网络芯片原型设计 | 第68-77页 |
| ·网络拓扑结构 | 第69页 |
| ·网络路由器 | 第69-72页 |
| ·路由策略和流控制技术 | 第72-73页 |
| ·线路连接 | 第73-75页 |
| ·网络资源接口 | 第75-77页 |
| ·仿真验证 | 第77-83页 |
| ·功能仿真和验证 | 第77-80页 |
| ·性能仿真 | 第80-83页 |
| ·本章小结 | 第83-84页 |
| 第6章 总结与展望 | 第84-87页 |
| ·总结 | 第84-85页 |
| ·展望 | 第85-87页 |
| 参考文献 | 第87-93页 |
| 致谢 | 第93-94页 |