IEEE 802.16e协议中CTC编译码仿真和实现
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-13页 |
| ·CTC编译码器的应用背景 | 第7-8页 |
| ·信道编码原理 | 第8-11页 |
| ·本文研究的内容 | 第11页 |
| ·本文的篇章结构 | 第11-13页 |
| 第二章 Turbo编译码原理 | 第13-19页 |
| ·Turbo码编码原理 | 第13-15页 |
| ·Turbo码的一般结构 | 第13页 |
| ·分量码 | 第13-14页 |
| ·交织器 | 第14-15页 |
| ·删余器 | 第15页 |
| ·编码状态确定 | 第15页 |
| ·Turbo码译码原理 | 第15-18页 |
| ·译码器结构和工作原理 | 第16-17页 |
| ·译码算法的介绍 | 第17-18页 |
| ·本章小结 | 第18-19页 |
| 第三章 CTC编译码原理 | 第19-33页 |
| ·引言 | 第19页 |
| ·CTC编码原理 | 第19-26页 |
| ·级联分块算法 | 第19-21页 |
| ·扰码 | 第21页 |
| ·CTC编码器结构 | 第21-23页 |
| ·CTC交织器 | 第23-25页 |
| ·CTC子包生成 | 第25-26页 |
| ·CTC译码原理 | 第26-31页 |
| ·MAP算法 | 第27-29页 |
| ·Log-MAP算法 | 第29-30页 |
| ·Max-Log-MAP算法 | 第30-31页 |
| ·本章小结 | 第31-33页 |
| 第四章 CTC仿真分析 | 第33-39页 |
| ·译码算法的仿真分析 | 第33-36页 |
| ·量化结果分析 | 第36-38页 |
| ·本章小结 | 第38-39页 |
| 第五章 CTC的FPGA实现 | 第39-63页 |
| ·FPGA简介与设计流程 | 第39-41页 |
| ·FPGA简介 | 第39-40页 |
| ·FPGA设计流程 | 第40-41页 |
| ·CTC编码器的实现 | 第41-44页 |
| ·接口说明 | 第41页 |
| ·整体实现方法 | 第41-43页 |
| ·资源使用情况 | 第43页 |
| ·仿真图 | 第43-44页 |
| ·CTC译码器的实现 | 第44-62页 |
| ·接口说明 | 第45-46页 |
| ·整体实现方法 | 第46-48页 |
| ·alpha/beta初始状态的确定 | 第48页 |
| ·alpha/beta归一化 | 第48页 |
| ·其他运算子模块的设计 | 第48-61页 |
| ·CTC译码器的性能分析 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 第六章 总结与展望 | 第63-65页 |
| ·总结 | 第63-64页 |
| ·展望 | 第64-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-68页 |
