八位微控制器IP核的研究与设计
| 中文摘要 | 第1页 |
| 英文摘要 | 第4-7页 |
| 第一章 引言 | 第7-9页 |
| ·研究的背景 | 第7页 |
| ·目的和意义 | 第7-8页 |
| ·论文的研究方法及主要工作 | 第8-9页 |
| 第二章 EDA技术及 FPGA设计与应用 | 第9-13页 |
| ·EDA技术简介 | 第9页 |
| ·硬件描述语言概要 | 第9-10页 |
| ·FPGA的结构特点 | 第10-11页 |
| ·FPGA的设计 | 第11-13页 |
| 第三章 数据通路的设计 | 第13-46页 |
| ·顶层模块的设计 | 第13-15页 |
| ·程序计数器 PC模块 | 第15-17页 |
| ·间址映像模块INDI_ADDR | 第17-18页 |
| ·部分特殊寄存器 | 第18-22页 |
| ·累加器 ACC模块 | 第18-20页 |
| ·通用寄存器 B模块 | 第20页 |
| ·堆栈指针 SP模块 | 第20页 |
| ·程序状态字 PSW模块 | 第20-21页 |
| ·数据指针 DPTR模块 | 第21-22页 |
| ·算术逻辑单元 ALU模块 | 第22-25页 |
| ·加减法操作 | 第23页 |
| ·移位运算 | 第23页 |
| ·十进制调整运算 | 第23页 |
| ·除法运算 | 第23-24页 |
| ·乘法指令 | 第24页 |
| ·数据交换操作 | 第24页 |
| ·16位数据与8位数据相加操作 | 第24-25页 |
| ·内部存储器 RAM模块 | 第25-28页 |
| ·内部程序存储器 ROM模块 | 第28-30页 |
| ·定时器/计数器模块 | 第30-33页 |
| ·中断模块 | 第33-37页 |
| ·串行口模块 | 第37-41页 |
| ·译码器模块 | 第41-46页 |
| 第四章 综合、布局布线与仿真验证 | 第46-54页 |
| ·MCU的综合 | 第46-49页 |
| ·综合的步骤 | 第46-47页 |
| ·综合的约束条件 | 第47-48页 |
| ·综合的结果 | 第48-49页 |
| ·MCU IP核的仿真验证 | 第49-52页 |
| ·仿真验证的方法 | 第50页 |
| ·各模块功能仿真结果 | 第50-52页 |
| ·全指令测试 | 第52页 |
| ·布局布线 | 第52-54页 |
| 第五章 总结 | 第54-55页 |
| ·工作小结 | 第54页 |
| ·改进与展望 | 第54-55页 |
| 参考文献 | 第55-58页 |
| 致谢 | 第58-59页 |
| 在学期间发表的学术论文和参加科研情况 | 第59页 |
