基于FPGA的数字射频存储器设计
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-15页 |
| ·本课题研究的背景 | 第10-11页 |
| ·课题研究的意义及国内外研究概况 | 第11-13页 |
| ·本文研究的主要内容及结构安排 | 第13-15页 |
| 第2章 数字射频存储器的工作原理 | 第15-22页 |
| ·引言 | 第15-16页 |
| ·DRFM 的基本类型 | 第16-19页 |
| ·DRFM 的存储方式 | 第19-20页 |
| ·DRFM 的主要性能指标 | 第20-21页 |
| ·本章小结 | 第21-22页 |
| 第3章 数字射频存储器的电路实现与分析 | 第22-47页 |
| ·数据采集模块设计 | 第23-29页 |
| ·数据缓存模块设计 | 第29-38页 |
| ·用IP 核实现异步FIFO | 第30-33页 |
| ·用VHDL 实现异步FIFO | 第33-38页 |
| ·时钟模块设计 | 第38-42页 |
| ·基于FIFO 芯片的DRFM 设计方案 | 第42-44页 |
| ·不同方案的性能分析 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 第4章 数字射频存储器接口逻辑的实现 | 第47-56页 |
| ·常用高速逻辑接口电路 | 第47-52页 |
| ·ECL 接口电路 | 第47-48页 |
| ·CML 接口电路 | 第48-49页 |
| ·LVDS 接口电路 | 第49-52页 |
| ·DRFM 系统接口电路设计 | 第52-55页 |
| ·本章小结 | 第55-56页 |
| 第5章 数字信号处理算法与仿真 | 第56-67页 |
| ·I/Q 序列生成算法 | 第56-60页 |
| ·数字正交采样原理 | 第57-58页 |
| ·数字正交采样算法及仿真结果 | 第58-60页 |
| ·I/Q 误差的计算方法及仿真结果 | 第60-62页 |
| ·幅相一致性校准算法 | 第62-65页 |
| ·仿真分析 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 结论 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 攻读硕士学位期间承担的科研任务与主要成果 | 第73-74页 |
| 致谢 | 第74-75页 |
| 作者简介 | 第75页 |
