| 摘要 | 第1-12页 |
| ABSTRACT | 第12-13页 |
| 第一章 绪论 | 第13-16页 |
| ·课题研究背景 | 第13页 |
| ·相关研究 | 第13-14页 |
| ·本文的主要工作 | 第14页 |
| ·论文的结构 | 第14-16页 |
| 第二章 低功耗设计理论 | 第16-30页 |
| ·CMOS电路的功耗模型 | 第16-17页 |
| ·功耗估计的基本模型 | 第17-19页 |
| ·常用的低功耗设计方法 | 第19-21页 |
| ·动态功耗管理技术 | 第21-22页 |
| ·DPM的建模 | 第22-24页 |
| ·DPM的建模 | 第22页 |
| ·功耗管理部件PMC | 第22-23页 |
| ·功耗管理系统 | 第23-24页 |
| ·功耗管理网络 | 第24页 |
| ·DPM中的预测技术 | 第24页 |
| ·DPM的硬件支持 | 第24-29页 |
| ·门控时钟与可变频率时钟 | 第25-26页 |
| ·添加门控时钟后电路的可测性 | 第26-27页 |
| ·全局门控时钟 | 第27-28页 |
| ·电源关断 | 第28页 |
| ·多电源电压与可变电源电压 | 第28-29页 |
| 本章小结 | 第29-30页 |
| 第三章 X处理器电源管理设计 | 第30-44页 |
| ·X处理器的设计背景及设计要求 | 第30页 |
| ·X处理器的功耗分析 | 第30-32页 |
| ·X处理器的电源管理总体设计 | 第32-40页 |
| ·X微处理器时钟控制相关的设计要求 | 第32-33页 |
| ·X处理器的时钟控制机理 | 第33-36页 |
| ·STPCLK#引脚 | 第36-38页 |
| ·双处理器的考虑 | 第38页 |
| ·STOP GRANT总线周期 | 第38-39页 |
| ·STOP GRANT期间的引脚状态 | 第39-40页 |
| ·时钟控制状态图 | 第40-43页 |
| ·NORMAL状态─状态 1 | 第41页 |
| ·STOP GRANT状态─状态 2 | 第41-42页 |
| ·AUTO HALT POWERDOWN状态─状态 3 | 第42页 |
| ·STOP CLOCK SNOOP状态(Cache失效)─状态 4 | 第42-43页 |
| ·STOP CLOCK状态─状态 5 | 第43页 |
| 本章小结 | 第43-44页 |
| 第四章 X处理器功耗控制关键电路设计 | 第44-60页 |
| ·停止时钟电路 | 第44-46页 |
| ·时钟控制相关的微程序部件 | 第46-47页 |
| ·X处理器的微程序部件 | 第46-47页 |
| ·X处理器的微ROM访问地址生成 | 第47页 |
| ·X处理器添加门控时钟后可测性设计 | 第47-48页 |
| ·X处理器内部时钟方案设计 | 第48-49页 |
| ·可变倍频的锁相环设计 | 第49-50页 |
| ·X处理器时钟频率变化电路设计 | 第50-57页 |
| ·分频器的设计实现 | 第51-54页 |
| ·X处理器的分频器原理说明及模拟波形 | 第54-57页 |
| ·时钟驱动模块的设计实现 | 第57-59页 |
| 本章小结 | 第59-60页 |
| 第五章 验证环境的建立和模拟验证 | 第60-73页 |
| ·系统级验证环境的建立 | 第60-62页 |
| ·验证平台策略 | 第60-61页 |
| ·验证环境的建立 | 第61-62页 |
| ·各种低功耗模式的模拟验证 | 第62-71页 |
| ·STOP CLOCK SNOOP状态 | 第62-66页 |
| ·STOP GRANT状态 | 第66-68页 |
| ·AUTO HALT POWERDOWN状态 | 第68-71页 |
| ·X处理器的功耗分析 | 第71-72页 |
| 本章小结 | 第72-73页 |
| 结束语 | 第73-74页 |
| 致谢 | 第74-75页 |
| 作者在学期间取得的学术成果 | 第75-76页 |
| 参考文献 | 第76-78页 |