高性能浮点除法和平方根的设计和实现
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-6页 |
| 目录 | 第6-8页 |
| 第一章 绪论 | 第8-14页 |
| 1．1 课题背景及来源 | 第8-9页 |
| 1．2 国内外研究现状 | 第9-12页 |
| 1．3 论文研究内容 | 第12页 |
| 1．4 论文结构安排 | 第12-14页 |
| 第二章 “龙腾R2”浮点运算单元 | 第14-19页 |
| 2．1 “龙腾R2”数据格式 | 第14页 |
| 2．2 “龙腾R2”整体结构 | 第14-15页 |
| 2．3 FPU功能 | 第15-16页 |
| 2．4 设计指标 | 第16-17页 |
| 2．5 FPU与外部接口 | 第17-19页 |
| 第三章 除法算法的分析及实现 | 第19-41页 |
| 3．1 Newton-Raphson | 第19-20页 |
| 3．1．1 算法基本原理 | 第19-20页 |
| 3．1．2 应用NR迭代实现除法 | 第20页 |
| 3．2 Goldschmidt | 第20-22页 |
| 3．3 数字迭代除法的原理 | 第22-32页 |
| 3．3．1 定义 | 第22-23页 |
| 3．3．2 实现的基本步骤 | 第23页 |
| 3．3．3 基数的选择 | 第23-24页 |
| 3．3．4 商数字集合和选择区间 | 第24-25页 |
| 3．3．5 商选择函数 | 第25-28页 |
| 3．3．6 余数估计 | 第28-32页 |
| 3．4 基-4算法的实现 | 第32-34页 |
| 3．5 基-256算法的实现 | 第34-39页 |
| 3．5．1 商数字选择和除数的范围 | 第35页 |
| 3．5．2 缩放 | 第35-37页 |
| 3．5．3 整体实现 | 第37-39页 |
| 3．6． 性能分析 | 第39-41页 |
| 第四章 平方根算法的研究和实现 | 第41-50页 |
| 4．1． 数字迭代实现平方根运算原理 | 第41-44页 |
| 4．1．1． 迭代和步骤 | 第41-42页 |
| 4．1．2． 选择区间 | 第42页 |
| 4．1．3． 采用余数估计进行结果数字选择 | 第42-43页 |
| 4．1．4． 加法器输入F的产生 | 第43-44页 |
| 4．2 SRT4算法的实现 | 第44-50页 |
| 4．2．1 选择函数 | 第45-48页 |
| 4．2．2 加法器输入的产生 | 第48-49页 |
| 4．2．3 平方根算法实现结果 | 第49-50页 |
| 第五章 控制通路的设计和实现 | 第50-59页 |
| 5．1 FPU体系结构 | 第50-51页 |
| 5．2 FPU流水线的设计 | 第51-52页 |
| 5．3 译码 | 第52页 |
| 5．4 浮点异常控制 | 第52-59页 |
| 5．4．1 浮点控制状态寄存器 | 第52-53页 |
| 5．4．2 浮点异常类型 | 第53-57页 |
| 5．4．3 异常的判断 | 第57页 |
| 5．4．4 异常的预测 | 第57-59页 |
| 第六章 “龙腾R2”FPU的验证 | 第59-67页 |
| 6．1 验证技术 | 第59-62页 |
| 6．1．1 电路验证的目的和方法 | 第59-60页 |
| 6．1．2 覆盖率 | 第60页 |
| 6．1．3 断言验证 | 第60-62页 |
| 6．1．4 验证环境的构建 | 第62页 |
| 6．2 “龙腾R2”中FPU的验证 | 第62-67页 |
| 6．2．1 直接测试 | 第62-64页 |
| 6．2．2 随机测试 | 第64-65页 |
| 6．2．3 实时监控程序测试 | 第65-66页 |
| 6．2．4 验证结果 | 第66-67页 |
| 第七章 结束语 | 第67-68页 |
| 参考文献 | 第68-72页 |
| 硕士期间发表的论文和参加的工作 | 第72-73页 |
| 论文发表情况 | 第72页 |
| 科研工作 | 第72-73页 |
| 致谢 | 第73-74页 |
