| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-20页 |
| 1．1 FPGA设计方法简介及其发展趋势 | 第7-11页 |
| 1．1．1 FPGA简介 | 第7-8页 |
| 1．1．2 FPGA/CPLD的设计流程 | 第8-9页 |
| 1．1．3 FPGA的发展趋势及新器件 | 第9-11页 |
| 1．2 SOC与IP集成技术 | 第11-14页 |
| 1．2．1 片上系统SOC | 第11-13页 |
| 1．2．2 IP核 | 第13页 |
| 1．2．3 基于IP集成的SOC设计方法 | 第13-14页 |
| 1．3 基于FPGA的IP核设计流程 | 第14-17页 |
| 1．3．1 问题的提出 | 第14-15页 |
| 1．3．2 解决方法 | 第15-16页 |
| 1．3．3 用ISE工具设计IP核 | 第16-17页 |
| 1．4 视频压缩协议概述 | 第17-19页 |
| 1．4．1 各种图像压缩标准的应用目标和主要技术 | 第17-19页 |
| 1．5 本文主要研究工作及内容安排 | 第19-20页 |
| 第二章 视频压缩IP核FPGA仿真验证平台设计 | 第20-31页 |
| 2．1 软硬件协同设计与SOC验证 | 第20-21页 |
| 2．2 视频压缩IP核硬件平台设计： | 第21-28页 |
| 2．2．1 硬件子平台的特点 | 第21-22页 |
| 2．2．2 通用视频压缩IP核FPGA仿真验证板设计 | 第22-28页 |
| 2．3 视频压缩IP核软件解码平台设计： | 第28-29页 |
| 2．4 ModelSim下的仿真验证平台设计： | 第29-30页 |
| 2．5 本章小结： | 第30-31页 |
| 第三章 视频压缩IP核设计与验证 | 第31-71页 |
| 3．1 H．263视频编码标准 | 第31-35页 |
| 3．1．1 图像的帧结构 | 第31-32页 |
| 3．1．2 图像的编码工具 | 第32-34页 |
| 3．1．3 H．263视频编码标准的附加模式 | 第34-35页 |
| 3．2 视频编码IP核设计与验证 | 第35-61页 |
| 3．2．1 系统设计： | 第35-36页 |
| 3．2．2 SDRAM控制器模块设计与验证 | 第36-43页 |
| 3．2．3 运动预测(ME)模块设计与验证： | 第43-54页 |
| 3．2．4 变长编码模块(VLE)设计与验证 | 第54-60页 |
| 3．2．5 编码系统分析 | 第60-61页 |
| 3．3 视频解码IP核设计与验证： | 第61-70页 |
| 3．3．1 系统框图： | 第62-63页 |
| 3．3．2 内部框图与接口 | 第63页 |
| 3．3．3 变长解码VLD设计与验证： | 第63-69页 |
| 3．3．4 解码系统分析 | 第69-70页 |
| 3．4 本章小结 | 第70-71页 |
| 第四章 结束语： | 第71-72页 |
| 参考文献 | 第72-75页 |
| 作者在攻读硕士学位期间撰写的论文 | 第75-76页 |
| 致谢 | 第76-77页 |