基于GPU的网络编码的并行计算研究
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第一章 绪论 | 第9-18页 |
| ·研究背景和意义 | 第9-10页 |
| ·国内外研究现状 | 第10-16页 |
| ·网络编码研究现状 | 第10-14页 |
| ·GP相关研究 | 第14-15页 |
| ·基于GP的网络编码研究 | 第15-16页 |
| ·本文研究内容 | 第16页 |
| ·论文组织结构 | 第16-17页 |
| ·本章小结 | 第17-18页 |
| 第二章 网络编码概述 | 第18-33页 |
| ·网络编码的概念 | 第18-19页 |
| ·网络编码理论基础 | 第19-23页 |
| ·网络流图与信息流 | 第19-21页 |
| ·网络编码的数学描述 | 第21页 |
| ·线性网络编码 | 第21-23页 |
| ·网络编码可译的条件 | 第23页 |
| ·网络编码的码构造算法 | 第23-30页 |
| ·代数型网络编码 | 第24-26页 |
| ·多项式时间算法 | 第26-28页 |
| ·随机网络编码 | 第28-30页 |
| ·网络编码的性能分析 | 第30-32页 |
| ·本章小结 | 第32-33页 |
| 第三章 GP概述及CDA编程 | 第33-47页 |
| ·GP通用计算概述 | 第33-35页 |
| ·CDA简介及编程 | 第35-39页 |
| ·统一设备架构CDA | 第35-36页 |
| ·CDA编程模型 | 第36-37页 |
| ·CDA编程方法 | 第37-39页 |
| ·CDA编程代码优化策略 | 第39页 |
| ·CDA软件体系 | 第39-43页 |
| ·CDA C语言 | 第40页 |
| ·nvcc编译器 | 第40-42页 |
| ·运行时API与驱动API | 第42-43页 |
| ·CDA函数库 | 第43页 |
| ·CDA存储器模型 | 第43-46页 |
| ·CDA中的通信 | 第46页 |
| ·本章小结 | 第46-47页 |
| 第四章 基于GP并行加速的随机线性网络编码算法 | 第47-58页 |
| ·随机线性网络编码 | 第47-48页 |
| ·编码过程和解码过程 | 第47-48页 |
| ·CP中RLNC算法存在的问题 | 第48页 |
| ·RLNC算法改进策略 | 第48-49页 |
| ·GP中改进的并行RLNC算法实现 | 第49-52页 |
| ·编码算法实现 | 第49-52页 |
| ·解码算法实现 | 第52页 |
| ·仿真实现与结果分析 | 第52-56页 |
| ·仿真实验环境 | 第52-53页 |
| ·实验结果与分析 | 第53-56页 |
| ·本章小结 | 第56-58页 |
| 第五章 基于GP并行加速的网络编码优化算法 | 第58-68页 |
| ·网络编码资源开销优化问题 | 第58页 |
| ·网络编码优化模型 | 第58-60页 |
| ·候选的编码节点和编码链路 | 第59-60页 |
| ·编码方案的可行性 | 第60页 |
| ·网络编码优化中的启发式-遗传算法 | 第60-64页 |
| ·现有基于普通遗传算法的解决方案及其不足 | 第60页 |
| ·改进方案的提出 | 第60-61页 |
| ·GP中改进的并行遗传算法实现 | 第61-64页 |
| ·仿真实现与结果分析 | 第64-67页 |
| ·本章小结 | 第67-68页 |
| 第六章 总结与展望 | 第68-70页 |
| ·本文的主要研究工作 | 第68-69页 |
| ·下一步工作 | 第69-70页 |
| 参考文献 | 第70-74页 |
| 致谢 | 第74-75页 |
| 攻读学位期间的研究成果 | 第75页 |
