第1章 绪论 | 第1-18页 |
1.1 数字系统设计技术 | 第10-13页 |
1.1.1 数字系统设计方法演变 | 第10-12页 |
1.1.2 数字系统建模技术 | 第12页 |
1.1.3 数字系统模拟技术 | 第12-13页 |
1.2 硬件描述语言 | 第13-16页 |
1.2.1 概述 | 第13-14页 |
1.2.2 硬件描述语言的特征 | 第14-15页 |
1.2.3 硬件描述语言的设计流程简介 | 第15-16页 |
1.3 设计工具 | 第16-17页 |
1.4 本论文工作 | 第17-18页 |
第2章 Verilog HDL的波形描述基础 | 第18-33页 |
2.1 Verilog HDL发展与特点 | 第18-19页 |
2.1.1 Verilog HDL的产生与发展 | 第18页 |
2.1.2 Verilog HDL语言特点 | 第18-19页 |
2.2 Verilog HDL基础知识 | 第19-22页 |
2.2.1 模块的基本结构 | 第19-20页 |
2.2.2 数据类型与值集合 | 第20-22页 |
2.3 延迟建模 | 第22-25页 |
2.3.1 模拟时间定标 | 第22-23页 |
2.3.2 分布延迟模型 | 第23-24页 |
2.3.3 路径延迟模型 | 第24-25页 |
2.4 几种不同抽象级别的Verilog HDL硬件建模 | 第25-30页 |
2.4.1 行为建模 | 第25-28页 |
2.4.2 数据流建模 | 第28页 |
2.4.3 结构级建模 | 第28-30页 |
2.5 Verilog HDL仿真 | 第30-32页 |
2.5.1 Verilog的层次事件队列 | 第30-31页 |
2.5.2 Verilog仿真算法 | 第31-32页 |
2.6 本章小结 | 第32-33页 |
第3章 VHDL的波形描述基础 | 第33-45页 |
3.1 VHDL语言的产生与特点 | 第33-34页 |
3.1.1 VHDL语言的产生与发展 | 第33页 |
3.1.2 VHDL语言的特点 | 第33-34页 |
3.2 VHDL设计基础知识 | 第34-39页 |
3.2.1 VHDL的元件结构 | 第34-35页 |
3.2.2 数据类型、对象和属性 | 第35-37页 |
3.2.3 VHDL主要构件 | 第37-39页 |
3.3 VHDL的硬件模型 | 第39-43页 |
3.3.1 行为模型 | 第39-40页 |
3.3.2 时间模型 | 第40-42页 |
3.3.3 结构模型 | 第42-43页 |
3.4 VHDL与Verilog HDL的比较 | 第43-44页 |
3.5 本章小结 | 第44-45页 |
第4章 基于布尔过程论的波形表示方法 | 第45-58页 |
4.1 布尔过程论 | 第45-51页 |
4.1.1 布尔过程 | 第45-47页 |
4.1.2 波形多项式 | 第47-49页 |
4.1.3 波形敏化 | 第49-51页 |
4.2 波形的产生 | 第51-53页 |
4.3 波形表示 | 第53-54页 |
4.4 竞争冒险 | 第54-57页 |
4.4.1 险象的产生 | 第54-55页 |
4.4.2 布尔过程论中竞争冒险 | 第55-56页 |
4.4.3 Verilog HDL仿真中的竞争 | 第56-57页 |
4.5 本章小结 | 第57-58页 |
第5章 基于布尔过程论的波形仿真 | 第58-71页 |
5.1 仿真技术 | 第58-60页 |
5.1.1 仿真的概念与目的 | 第58页 |
5.1.2 仿真方法与流程 | 第58-60页 |
5.2 延迟模型 | 第60-61页 |
5.3 测试基准 | 第61页 |
5.4 波形仿真的预处理算法 | 第61-65页 |
5.4.1 通路敏化的输入波形算法 | 第61-62页 |
5.4.2 层次结构的处理 | 第62-63页 |
5.4.3 同步时序电路的处理 | 第63-65页 |
5.5 波形仿真的实现 | 第65-70页 |
5.5.1 组合电路的波形仿真 | 第65-68页 |
5.5.2 同步时序电路的波形仿真 | 第68-70页 |
5.6 本章小结 | 第70-71页 |
结论 | 第71-73页 |
参考文献 | 第73-76页 |
攻读硕士学位期间发表的论文及取得的科研成果 | 第76-77页 |
致谢 | 第77页 |