超高频RFID阅读器中△∑小数分频频率综合器的优化设计
| 摘要 | 第1-8页 |
| ABSTRACT | 第8-10页 |
| 目录 | 第10-12页 |
| 第一章 前言 | 第12-22页 |
| ·课题的研究意义与背景 | 第12-14页 |
| ·Δ∑小数分频频率综合器的研究现状 | 第14-17页 |
| ·本文的主要工作 | 第17-18页 |
| ·本文的组织结构 | 第18-19页 |
| 参考文献 | 第19-22页 |
| 第二章 阅读器中频率综合器设计指标分析和结构选取 | 第22-36页 |
| ·UHF RFID系统对频率综合器的指标要求 | 第22-26页 |
| ·频率综合器的结构比较和结构选取 | 第26-29页 |
| ·小数分频频率综合器的杂散抑制方法 | 第29-32页 |
| ·小结 | 第32页 |
| 参考文献 | 第32-36页 |
| 第三章 低噪声Δ∑小数分频频率综合器的系统设计 | 第36-61页 |
| ·架构及系统指标设计 | 第36-47页 |
| ·高性能频谱的设计考虑 | 第47-57页 |
| ·小结 | 第57-59页 |
| 参考文献 | 第59-61页 |
| 第四章 Δ∑调制器的设计 | 第61-79页 |
| ·Δ∑调制器的原理 | 第61-67页 |
| ·Δ∑调制器结构分析 | 第67-72页 |
| ·系数优化的3阶单环混合反馈结构Δ∑调制器的设计 | 第72-76页 |
| ·小结 | 第76页 |
| 参考文献 | 第76-79页 |
| 第五章 Δ∑小数频率综合器中其它电路的设计 | 第79-103页 |
| ·低噪声压控振荡器设计 | 第79-90页 |
| ·高速预分频电路和多模分频器的设计 | 第90-94页 |
| ·鉴频鉴相器设计 | 第94-95页 |
| ·电荷泵的设计 | 第95-98页 |
| ·环路滤波器的设计 | 第98页 |
| ·基准电路的设计 | 第98-99页 |
| ·Δ∑小数分频频率综合器的整体仿真结果 | 第99-100页 |
| ·小结 | 第100页 |
| 参考文献 | 第100-103页 |
| 第六章 芯片的测试验证 | 第103-114页 |
| ·芯片介绍 | 第103-104页 |
| ·PCB设计 | 第104-106页 |
| ·测试方案和测试平台 | 第106-108页 |
| ·频率综合器测试 | 第108-113页 |
| ·小结 | 第113页 |
| 参考文献 | 第113-114页 |
| 第七章 总结和展望 | 第114-117页 |
| ·总结 | 第114-116页 |
| ·展望 | 第116页 |
| 参考文献 | 第116-117页 |
| 作者在攻读博士学位期间发表的论文、专利等情况 | 第117-119页 |
| 附录A 缩语表 | 第119-121页 |
| 附录B 论文中的图、表清单 | 第121-125页 |
| 附录C MATLAB源程序 | 第125-128页 |
| 致谢 | 第128页 |
