传输触发微处理器异步功能单元的设计与实现
| 摘要 | 第1-12页 |
| ABSTRACT | 第12-14页 |
| 第一章 绪论 | 第14-28页 |
| ·研究背景 | 第14-19页 |
| ·嵌入式应用对微处理器设计的挑战 | 第14-15页 |
| ·传输触发体系结构及其特点 | 第15-17页 |
| ·异步集成电路的优势 | 第17-18页 |
| ·课题来源 | 第18-19页 |
| ·异步电路基本概念 | 第19-23页 |
| ·握手协议 | 第19-21页 |
| ·C 门 | 第21页 |
| ·延迟控制 | 第21-22页 |
| ·异步电路基本类型 | 第22-23页 |
| ·相关工作 | 第23-26页 |
| ·异步微处理器研究现状 | 第23-24页 |
| ·异步集成电路设计技术 | 第24-26页 |
| ·论文研究内容及工作 | 第26-27页 |
| ·论文结构 | 第27-28页 |
| 第二章 面向多媒体应用的传输触发微处理器体系结构 | 第28-38页 |
| ·传输触发微处理器设计开发环境 | 第28-31页 |
| ·体系结构描述文件 | 第29页 |
| ·软件设计环境 | 第29-31页 |
| ·多媒体应用程序分析 | 第31-35页 |
| ·目标应用程序集 | 第31-32页 |
| ·程序特征分析 | 第32-35页 |
| ·基于分析结果的传输触发微处理器体系结构 | 第35-37页 |
| ·本章小结 | 第37-38页 |
| 第三章 异步子字并行乘累加单元 | 第38-48页 |
| ·异步子字并行乘累加单元体系结构 | 第38-39页 |
| ·数据通路 | 第39-41页 |
| ·部分积生成电路 | 第39-40页 |
| ·部分积压缩 | 第40-41页 |
| ·最后一级加法器的设计 | 第41页 |
| ·异步控制通路 | 第41-44页 |
| ·异步子字并行乘累加单元的实现及评测 | 第44-47页 |
| ·面积比较 | 第44-45页 |
| ·性能比较 | 第45页 |
| ·功耗比较 | 第45-47页 |
| ·本章小结 | 第47-48页 |
| 第四章 异步子字并行ALU 单元 | 第48-58页 |
| ·异步子字并行ALU 单元总体结构 | 第48-49页 |
| ·数据通路设计 | 第49-55页 |
| ·数据通路设计中的优化技术 | 第49-51页 |
| ·子字并行加法器 | 第51-53页 |
| ·子字并行操作中的溢出处理 | 第53-54页 |
| ·数据通路中其它单元的设计 | 第54-55页 |
| ·控制通路设计 | 第55-56页 |
| ·异步子字并行ALU 单元的实现及评测 | 第56-57页 |
| ·面积和性能评测 | 第56页 |
| ·功耗评测 | 第56-57页 |
| ·本章小结 | 第57-58页 |
| 第五章 基于异步功能单元的传输触发微处理器原型 | 第58-64页 |
| ·基于异步功能单元的传输触发微处理器原型 | 第58-61页 |
| ·异步功能单元封装模块 | 第58-60页 |
| ·基于异步功能单元的传输触发微处理器原型结构 | 第60-61页 |
| ·原型结构及功耗评估 | 第61-63页 |
| ·功耗评估模型 | 第61-62页 |
| ·功耗评估结果 | 第62-63页 |
| ·本章小结 | 第63-64页 |
| 第六章 结束语 | 第64-66页 |
| ·工作总结 | 第64-65页 |
| ·工作展望 | 第65-66页 |
| 致谢 | 第66-68页 |
| 参考文献 | 第68-72页 |
| 作者在学期间取得的学术成果 | 第72页 |
