基于FPGA的大动态范围成像反馈系统研究
| 摘要 | 第1-3页 |
| ABSTRACT | 第3-4页 |
| 目录 | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·图像的动态范围及其扩展方法 | 第8-12页 |
| ·图像动态范围的硬件扩展 | 第9-10页 |
| ·图像动态范围的软件扩展 | 第10-11页 |
| ·基于空间光调制器的图像动态范围扩展 | 第11-12页 |
| ·课题的研究内容和意义 | 第12-13页 |
| 第二章 HDRI系统介绍及系统方案分析 | 第13-33页 |
| ·HDRI系统介绍 | 第13-15页 |
| ·系统组成 | 第13-14页 |
| ·系统工作过程 | 第14-15页 |
| ·HDRI系统反馈方法 | 第15-18页 |
| ·鲁棒PID控制 | 第15-17页 |
| ·直接反馈控制 | 第17-18页 |
| ·系统脱机可行性分析 | 第18-21页 |
| ·算法的脱机可行性 | 第18-19页 |
| ·处理器选择 | 第19页 |
| ·高速大容量缓存方案的选择 | 第19-21页 |
| ·脱机系统方案 | 第21-24页 |
| ·CMOS图像传感器 | 第24-25页 |
| ·视频编码处理器 | 第25-26页 |
| ·FPGA的选型与配置 | 第26-31页 |
| ·Cyclone Ⅱ FPGA芯片简介 | 第26-30页 |
| ·FPGA配置电路 | 第30-31页 |
| ·本章小节 | 第31-33页 |
| 第三章 基于ALTERA FPGA的逻辑设计 | 第33-67页 |
| ·基于Quartus Ⅱ的FPGA设计 | 第33-38页 |
| ·可编程逻辑设计技术简介 | 第33-35页 |
| ·FPGA开发流程 | 第35-37页 |
| ·Quartus Ⅱ简介 | 第37-38页 |
| ·硬件描述语言HDL | 第38-39页 |
| ·FPGA设计的指导思想 | 第39-40页 |
| ·同步设计的原则 | 第39页 |
| ·尽量使用全局时钟 | 第39页 |
| ·系统原则 | 第39-40页 |
| ·SDRAM控制器设计 | 第40-57页 |
| ·SDRAM简介及工作原理 | 第40-47页 |
| ·SDRAM控制器的FPGA设计 | 第47-57页 |
| ·时钟产生模块 | 第57-58页 |
| ·XGA产生模块 | 第58-59页 |
| ·FIFO模块设计 | 第59-63页 |
| ·乒乓存储控制的FPGA实现 | 第63-65页 |
| ·乒乓操作 | 第63-64页 |
| ·乒乓操作的FPGA实现 | 第64-65页 |
| ·本章小节 | 第65-67页 |
| 第四章 系统仿真、调试与实验 | 第67-77页 |
| ·SDRAM测试 | 第67-72页 |
| ·XGA输出测试 | 第72-73页 |
| ·FIFO调试 | 第73-74页 |
| ·系统调试 | 第74-75页 |
| ·本章小节 | 第75-77页 |
| 第五章 不足及工作展望 | 第77-79页 |
| 参考文献 | 第79-82页 |
| 附录 攻读硕士学位期间发表及录用论文 | 第82-83页 |
| 致谢 | 第83页 |
