H.264视频解码器帧内预测部分的ASIC设计

提要	第1-7页
第一章 绪论	第7-28页
·课题研究背景	第7-8页
·视频标准发展过程	第8-19页
·视频解码方案比较	第19-27页
·视频解码器在 DSP 上的实现	第19-21页
·视频解码器在 FPGA 上的实现	第21-23页
·视频解码器 ASIC 方案的实现	第23-27页
·本文研究内容	第27-28页
第二章 H.264 视频编码标准原理	第28-42页
·基于宏块的编解码器原理	第28-29页
·宏块编码器原理	第28页
·宏块解码器原理	第28-29页
·帧内预测	第29-40页
·4×4 亮度块帧内预测模式	第30-36页
·8×8 色度块帧内预测模式	第36-38页
·16×16 亮度快帧内预测模式	第38-39页
·帧内预测优化	第39-40页
·帧间预测	第40-42页
第三章 H.264 解码器帧内预测的硬件设计	第42-52页
·H.264 解码器帧内模块结构框图	第42页
·关键部分的实现过程	第42-52页
·I 帧和重建部分	第42-43页
·反预测部分	第43-45页
·片上与片外寄存器部分	第45-47页
·外部模块部分	第47页
·电路仿真及综合结果	第47-52页
第四章 结束语	第52-53页
参考文献	第53-57页
中文摘要	第57-60页
ABSTRACT	第60-64页
致谢	第64-65页