基于CCSDS标准的帧同步算法研究及其FPGA实现
| 摘要 | 第1-7页 |
| Abstract | 第7-11页 |
| 第1章 绪论 | 第11-15页 |
| ·研究背景和意义 | 第11-12页 |
| ·帧同步技术研究现状 | 第12-13页 |
| ·课题主要工作 | 第13页 |
| ·论文章节安排 | 第13-15页 |
| 第2章 相关理论及技术概述 | 第15-25页 |
| ·CSSDS标准及其帧格式简介 | 第15-18页 |
| ·CCSDS简介 | 第15-16页 |
| ·CCSDS帧格式介绍 | 第16-17页 |
| ·系统中帧同步参数设置 | 第17-18页 |
| ·帧同步研究 | 第18-20页 |
| ·帧同步方式研究 | 第18-19页 |
| ·帧同步过程 | 第19-20页 |
| ·FPGA基础介绍 | 第20-24页 |
| ·FPGA特点及其发展前景 | 第20-21页 |
| ·FPGA设计流程简介 | 第21-23页 |
| ·开发平台简介 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第3章 系统硬件构成及工作原理 | 第25-32页 |
| ·系统硬件基本构成介绍 | 第25-28页 |
| ·板载PowerPC介绍 | 第25页 |
| ·板载FPGA芯片介绍 | 第25-26页 |
| ·系统配置电路及板卡尺寸介绍 | 第26-28页 |
| ·数字接口设计 | 第28-29页 |
| ·板卡数据处理流程 | 第29-31页 |
| ·FPGA基带信号处理流程 | 第29-30页 |
| ·PowerPC数据管理流程 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第4章 FPGA芯片及内部模块介绍 | 第32-42页 |
| ·FPGA顶层模块介绍 | 第32-34页 |
| ·FPGA内部模块介绍 | 第34页 |
| ·Receive模块介绍 | 第34-41页 |
| ·FrameScan子模块 | 第36-37页 |
| ·DedisturbCd子模块 | 第37-38页 |
| ·Dedbcd2ditlverfifo子模块 | 第38-39页 |
| ·RS_MultiDecode子模块 | 第39-40页 |
| ·Multi_RS2PPCFifo子模块 | 第40-41页 |
| ·本章小结 | 第41-42页 |
| 第5章 帧同步的FPGA实现 | 第42-67页 |
| ·帧同步模块需要解决的问题 | 第42-44页 |
| ·模糊度问题 | 第42-43页 |
| ·帧滑动由来 | 第43-44页 |
| ·帧同步模块参数及顶层模块设计 | 第44-46页 |
| ·帧同步顶层模块设计 | 第45-46页 |
| ·单路输入时帧同步的实现 | 第46-53页 |
| ·状态机设计 | 第46-48页 |
| ·帧头错误位置数计算 | 第48-50页 |
| ·帧滑动的处理算法 | 第50-52页 |
| ·单路输入实现结果 | 第52-53页 |
| ·单路输入帧同步仿真 | 第53-58页 |
| ·仿真内容及参数设定 | 第53-54页 |
| ·状态转换仿真 | 第54-56页 |
| ·帧头容错仿真 | 第56-57页 |
| ·帧滑动处理仿真 | 第57-58页 |
| ·IQ合路输入时帧同步的实现 | 第58-62页 |
| ·模糊度组合的实现 | 第58-60页 |
| ·模糊度判断的实现 | 第60-61页 |
| ·IQ合路输入实现结果 | 第61-62页 |
| ·IQ合路输入帧同步仿真 | 第62-65页 |
| ·同步建立用时仿真 | 第62-63页 |
| ·各种模糊度帧同步仿真 | 第63-65页 |
| ·两路合路输入时存在的问题 | 第65-66页 |
| ·算法存在的问题仿真 | 第65-66页 |
| ·对问题解决的方法 | 第66页 |
| ·本章小结 | 第66-67页 |
| 第6章 改进的IQ合路输入帧同步算法 | 第67-80页 |
| ·并行帧同步算法思想 | 第67-68页 |
| ·两路并行帧同步的FPGA实现 | 第68-74页 |
| ·HeadCheck模块 | 第69-70页 |
| ·MixSel模块 | 第70-72页 |
| ·VerAndLock模块及PtoS模块 | 第72-74页 |
| ·IQ两路并行帧同步实现结果 | 第74-75页 |
| ·IQ两路并行帧同步仿真 | 第75-78页 |
| ·建立同步用时仿真 | 第75-76页 |
| ·模糊度处理帧同步仿真 | 第76-77页 |
| ·滑动处理仿真 | 第77-78页 |
| ·本算法的优势 | 第78-79页 |
| ·本章小结 | 第79-80页 |
| 结论与展望 | 第80-82页 |
| 致谢 | 第82-83页 |
| 参考文献 | 第83-87页 |
| 攻读硕士学位期间发表的论文及科研成果 | 第87-88页 |
| 附录一 卫星基带信号处理卡硬件原理框图 | 第88-89页 |
| 附录二 FPGA内部模块连接图 | 第89页 |
