以太网交换架构路由器中基于FPGA的E1接口设计
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·课题背景 | 第7-8页 |
| ·国内外发展状况 | 第8-11页 |
| ·汇聚路由器发展状况 | 第8-9页 |
| ·FPGA 在路由器中的应用 | 第9-11页 |
| ·论文研究意义 | 第11-12页 |
| ·研究的目标及其主要的内容 | 第12页 |
| ·本文的组织结构及其章节安排 | 第12-13页 |
| 第二章 路由器系统设计 | 第13-23页 |
| ·传统路由器技术发展 | 第13-15页 |
| ·基于以太网交换架构的路由器技术发展 | 第15-16页 |
| ·交换架构路由器展望 | 第16页 |
| ·路由器系统设计规格 | 第16-17页 |
| ·硬件总体架构 | 第17-22页 |
| ·背板 | 第18-19页 |
| ·主控交换板 | 第19-21页 |
| ·线卡 | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 第三章 4 路E1 接口卡的实现 | 第23-37页 |
| ·E1 技术 | 第23-24页 |
| ·PPP 技术 | 第24-26页 |
| ·以太网技术 | 第26-28页 |
| ·4 路E1 接口卡硬件设计 | 第28-36页 |
| ·单板规格 | 第28页 |
| ·单板功能 | 第28-29页 |
| ·主要使用器件 | 第29-32页 |
| ·硬件详细设计 | 第32-36页 |
| ·本章小结 | 第36-37页 |
| 第四章 核心FPGA 设计方案 | 第37-53页 |
| ·FPGA 芯片选型 | 第37-38页 |
| ·FPGA 内部总体架构设计 | 第38-40页 |
| ·FPGA 内部模块设计 | 第40-51页 |
| ·E1_TX 发送模块 | 第41-42页 |
| ·E1_RX 接收模块 | 第42-43页 |
| ·以太网发送模块ETHTX | 第43-46页 |
| ·以太网接收模块ETHRX | 第46-50页 |
| ·多路复用模块 | 第50-51页 |
| ·SDRAM 控制器模块 | 第51页 |
| ·本章小结 | 第51-53页 |
| 第五章 系统仿真 | 第53-57页 |
| ·EDA 开发环境 | 第53页 |
| ·仿真结果及其分析 | 第53-55页 |
| ·在线测试及其分析 | 第55页 |
| ·本章小结 | 第55-57页 |
| 第六章 总结与展望 | 第57-59页 |
| ·本文工作回顾 | 第57-58页 |
| ·成果及意义 | 第58页 |
| ·存在的问题及进一步的工作 | 第58-59页 |
| 参考文献 | 第59-61页 |
| 主要发表论文 | 第61-62页 |
| 致谢 | 第62-64页 |
