基于NXP处理器的高速数码印花数据处理系统硬件设计
| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 1 绪论 | 第9-16页 |
| 1.1 课题的背景和意义 | 第9-10页 |
| 1.2 相关研究概述 | 第10-13页 |
| 1.2.1 国内外研究现状 | 第10-11页 |
| 1.2.2 NXP处理器平台概述 | 第11-12页 |
| 1.2.3 FPGA技术 | 第12-13页 |
| 1.3 课题研究内容和文章组织结构 | 第13-16页 |
| 1.3.1 课题研究内容 | 第13-14页 |
| 1.3.2 文章组织结构 | 第14-16页 |
| 2 系统硬件总体架构设计 | 第16-22页 |
| 2.1 系统需求分析 | 第17-19页 |
| 2.2 系统硬件整体方案设计 | 第19-21页 |
| 2.2.1 系统总体架构 | 第19-21页 |
| 2.2.2 系统功能模块划分 | 第21页 |
| 2.3 本章小结 | 第21-22页 |
| 3 系统硬件详细设计 | 第22-61页 |
| 3.1 处理器电路模块设计 | 第22-35页 |
| 3.1.1 DDR3 SDRAM接口 | 第23-24页 |
| 3.1.2 千兆网络接口 | 第24-27页 |
| 3.1.3 PCI-E接口 | 第27-28页 |
| 3.1.4 Flash模块 | 第28-29页 |
| 3.1.5 UART接口 | 第29-31页 |
| 3.1.6 I2C接口 | 第31-32页 |
| 3.1.7 电源设计 | 第32-35页 |
| 3.2 FPGA电路模块设计 | 第35-41页 |
| 3.2.1 DDR3 SDRAM接口 | 第35-36页 |
| 3.2.2 Flash接口 | 第36-37页 |
| 3.2.3 喷头输出与控制接口 | 第37-39页 |
| 3.2.4 电源设计 | 第39-41页 |
| 3.3 FPGA功能模块设计 | 第41-50页 |
| 3.3.1 PCI-E模块 | 第41-44页 |
| 3.3.2 DDR模块 | 第44-47页 |
| 3.3.3 灰度重组模块 | 第47-50页 |
| 3.4 硬件电路实现 | 第50-60页 |
| 3.4.1 PCB布局与层叠设计 | 第50-54页 |
| 3.4.2 PCB布线与关键信号仿真 | 第54-59页 |
| 3.4.3 PCB设计结果 | 第59-60页 |
| 3.5 本章小结 | 第60-61页 |
| 4 系统调试与测试 | 第61-77页 |
| 4.1 硬件测试 | 第62-63页 |
| 4.2 电源测试 | 第63-66页 |
| 4.3 关键信号测试 | 第66-68页 |
| 4.4 FPGA测试 | 第68-72页 |
| 4.4.1 FPGAPCI-E传输测试 | 第68-69页 |
| 4.4.2 FPGADDR读写测试 | 第69-72页 |
| 4.5 功能测试 | 第72-75页 |
| 4.6 本章小结 | 第75-77页 |
| 5 总结与展望 | 第77-79页 |
| 5.1 总结 | 第77页 |
| 5.2 展望 | 第77-79页 |
| 参考文献 | 第79-83页 |
| 作者筒历 | 第83页 |
