基于DDR的大容量高速存储装置研究
| 摘要 | 第3-5页 |
| ABSTRACT | 第5-7页 |
| 第一章 绪论 | 第11-19页 |
| 1.1 研究背景及意义 | 第11-12页 |
| 1.2 DDR SDRAM | 第12-14页 |
| 1.3 以太网帧格式 | 第14-15页 |
| 1.4 开发平台介绍 | 第15-16页 |
| 1.5 论文完成主要工作及章节安排 | 第16-17页 |
| 1.6 本章小结 | 第17-19页 |
| 第二章 SDDR存储器的设计与实现 | 第19-35页 |
| 2.1 SDDR存储器帧结构 | 第19-20页 |
| 2.2 SDDR存储系统方案架构 | 第20-21页 |
| 2.3 各功能模块的设计及实现 | 第21-33页 |
| 2.3.1 主机接口 | 第21-22页 |
| 2.3.2 主机端统一节点接口UNI | 第22-25页 |
| 2.3.3 存储器端统一节点接口UNI | 第25-30页 |
| 2.3.4 只写总线BoW | 第30-31页 |
| 2.3.5 DDR存储器构件 | 第31页 |
| 2.3.6 时钟设计模块 | 第31-33页 |
| 2.4 仿真验证及分析 | 第33-34页 |
| 2.5 本章小结 | 第34-35页 |
| 第三章 SDDR存储阵列的设计与实现 | 第35-41页 |
| 3.1 构建存储阵列 | 第35-37页 |
| 3.2 主要功能模块的设计 | 第37-39页 |
| 3.2.1 阵列主机接口 | 第37-39页 |
| 3.2.2 SDDR存储器及串行总线 | 第39页 |
| 3.3 仿真验证及分析 | 第39-40页 |
| 3.4 本章小结 | 第40-41页 |
| 第四章 SDDR存储阵列的数据管理 | 第41-51页 |
| 4.1 FAT文件系统和Ext文件系统 | 第41-42页 |
| 4.2 SDDR存储阵列文件系统方案架构 | 第42-44页 |
| 4.3 主要功能模块设计 | 第44-46页 |
| 4.3.1 译址控制模块 | 第44-45页 |
| 4.3.2 建立文件系统拓扑结构模块 | 第45-46页 |
| 4.4 文件系统的设计 | 第46-49页 |
| 4.4.1 格式化文件 | 第46页 |
| 4.4.2 存储文件 | 第46-48页 |
| 4.4.3 读取文件 | 第48-49页 |
| 4.5 本章小结 | 第49-51页 |
| 第五章 硬件设计调试及板级验证 | 第51-69页 |
| 5.1 方案论述 | 第51-52页 |
| 5.2 硬件电路的设计 | 第52-59页 |
| 5.2.1 FPGA模块 | 第52-54页 |
| 5.2.2 复位和电源模块 | 第54-56页 |
| 5.2.3 JTAG模块 | 第56页 |
| 5.2.4 串口模块 | 第56-57页 |
| 5.2.5 DDR存储器模块 | 第57-58页 |
| 5.2.6 网络传输模块 | 第58-59页 |
| 5.3 硬件电路的调试 | 第59-64页 |
| 5.3.1 复位和电源模块 | 第59-60页 |
| 5.3.2 JTAG模块 | 第60页 |
| 5.3.3 串口模块 | 第60-61页 |
| 5.3.4 DDR存储器模块 | 第61-63页 |
| 5.3.5 网络传输模块 | 第63-64页 |
| 5.4 板级验证 | 第64-68页 |
| 5.5 本章小结 | 第68-69页 |
| 第六章 总结与展望 | 第69-71页 |
| 6.1 总结 | 第69页 |
| 6.2 展望 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 致谢 | 第75-77页 |
| 攻读学位期间发表的学术论文及成果 | 第77-79页 |
| 附录 | 第79-81页 |
