具有卷积神经网络扩展指令的微处理器的设计与实现
| 摘要 | 第3-4页 |
| ABSTRACT | 第4-5页 |
| 1 绪论 | 第8-14页 |
| 1.1 研究背景与意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-12页 |
| 1.2.1 卷积神经网络的应用 | 第9-10页 |
| 1.2.2 卷积神经网络的硬件实现 | 第10-12页 |
| 1.3 论文研究内容 | 第12-13页 |
| 1.4 论文结构安排 | 第13-14页 |
| 2 卷积神经网络架构分析 | 第14-24页 |
| 2.1 卷积神经网络模型分析 | 第14-19页 |
| 2.1.1 人工神经网络介绍 | 第14-15页 |
| 2.1.2 前向传播模型分析 | 第15-19页 |
| 2.2 卷积神经网络层类型 | 第19-22页 |
| 2.3 本章小结 | 第22-24页 |
| 3 卷积神经网络数据分析及压缩 | 第24-30页 |
| 3.1 卷积神经网络数据分析 | 第24-25页 |
| 3.2 卷积神经网络压缩方法 | 第25-28页 |
| 3.3 卷积神经网络数值格式分析 | 第28-29页 |
| 3.4 本章小结 | 第29-30页 |
| 4 支持CNN加速的微处理器设计 | 第30-50页 |
| 4.1 卷积神经网络扩展指令的设计 | 第30-34页 |
| 4.1.1 RISC-V指令集编码介绍 | 第30-31页 |
| 4.1.2 卷积神经网络扩展指令设计 | 第31-34页 |
| 4.2 支持CNN加速的微处理器设计 | 第34-49页 |
| 4.2.1 ZION处理器简介 | 第35-36页 |
| 4.2.2 微处理器总体设计 | 第36-37页 |
| 4.2.3 取指模块设计 | 第37-40页 |
| 4.2.4 译码模块设计 | 第40-42页 |
| 4.2.5 执行模块设计 | 第42-49页 |
| 4.3 本章小结 | 第49-50页 |
| 5 功能验证与性能分析 | 第50-58页 |
| 5.1 功能验证 | 第50-53页 |
| 5.2 性能分析 | 第53-57页 |
| 5.3 本章小结 | 第57-58页 |
| 6 总结与展望 | 第58-60页 |
| 6.1 工作总结 | 第58-59页 |
| 6.2 工作展望 | 第59-60页 |
| 致谢 | 第60-62页 |
| 参考文献 | 第62-64页 |
| 攻读硕士学位期间取得的研究成果 | 第64页 |
