网络处理器中的路由交换硬件设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 课题背景与意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-14页 |
| 1.3 研究内容与设计指标 | 第14-15页 |
| 1.3.1 研究内容 | 第14-15页 |
| 1.3.2 设计指标 | 第15页 |
| 1.4 本文组织结构 | 第15-16页 |
| 第二章 多核网络处理器路由交换架构分析 | 第16-22页 |
| 2.1 计算机网络层次体系 | 第16-17页 |
| 2.2 基于NoC互联的多核系统架构 | 第17-20页 |
| 2.2.1 多核网络流处理器整体架构 | 第17-18页 |
| 2.2.2 多核网络处理器处理流程 | 第18-19页 |
| 2.2.3 片内数据流量分析 | 第19-20页 |
| 2.2.4 路由交换基本原理 | 第20页 |
| 2.3 本章小结 | 第20-22页 |
| 第三章 路由交换架构方案设计 | 第22-34页 |
| 3.1 路由协议模型 | 第22-24页 |
| 3.1.1 路由协议设计 | 第22-23页 |
| 3.1.2 数据分组格式设计 | 第23-24页 |
| 3.2 路由交换架构设计 | 第24-26页 |
| 3.2.1 整体架构设计 | 第24-25页 |
| 3.2.2 多链路并发设计 | 第25-26页 |
| 3.3 路由器微结构设计 | 第26-29页 |
| 3.3.1 单张NoC路由算法设计 | 第27-28页 |
| 3.3.2 数据接口协议设计 | 第28-29页 |
| 3.4 目的通道轮转算法 | 第29-32页 |
| 3.4.1 建立调度模型 | 第29-30页 |
| 3.4.2 算法实现原理 | 第30-32页 |
| 3.5 本章小结 | 第32-34页 |
| 第四章 路由交换架构硬件电路设计 | 第34-54页 |
| 4.1 整体硬件结构设计 | 第34-36页 |
| 4.1.1 路由器硬件结构设计 | 第34-35页 |
| 4.1.2 拓扑互联接口信号设计 | 第35-36页 |
| 4.2 仲裁调度机制 | 第36-39页 |
| 4.2.1 固定优先级电路 | 第37-38页 |
| 4.2.2 轮询优先级电路 | 第38-39页 |
| 4.3 调度器基本单元设计 | 第39-42页 |
| 4.3.1 调度器的链路连接实现 | 第39-40页 |
| 4.3.2 锁定释放机制设计 | 第40-41页 |
| 4.3.3 XBAR设计 | 第41-42页 |
| 4.4 第一级调度设计 | 第42-47页 |
| 4.4.1 置换电路实现 | 第44-45页 |
| 4.4.2 XB仲裁器设计 | 第45-46页 |
| 4.4.3 MSB仲裁器设计 | 第46-47页 |
| 4.5 第二级调度设计 | 第47-49页 |
| 4.5.1 置换电路实现 | 第48-49页 |
| 4.5.2 YB仲裁器设计 | 第49页 |
| 4.6 缓存队列设计 | 第49-53页 |
| 4.6.1 XB缓存设计 | 第50-51页 |
| 4.6.2 MSB缓存设计 | 第51-52页 |
| 4.6.3 YB缓存设计 | 第52-53页 |
| 4.7 本章小结 | 第53-54页 |
| 第五章 验证与性能评估 | 第54-72页 |
| 5.1 UVM验证平台搭建 | 第54-60页 |
| 5.1.1 UVM简介 | 第54-56页 |
| 5.1.2 验证平台搭建 | 第56-58页 |
| 5.1.3 关键组件设计 | 第58-60页 |
| 5.2 功能验证 | 第60-64页 |
| 5.2.1 第一级调度 | 第61-63页 |
| 5.2.2 第二级调度 | 第63-64页 |
| 5.3 FPGA设计验证 | 第64-66页 |
| 5.4 性能评估 | 第66-69页 |
| 5.4.1 目的通道轮转算法性能评估 | 第66-67页 |
| 5.4.2 MNP-NoC评估结果 | 第67-68页 |
| 5.4.3 结果分析 | 第68-69页 |
| 5.5 本章小结 | 第69-72页 |
| 第六章 总结与展望 | 第72-74页 |
| 6.1 总结 | 第72页 |
| 6.2 展望 | 第72-74页 |
| 参考文献 | 第74-78页 |
| 致谢 | 第78-80页 |
| 攻读硕士学位期间的成果 | 第80页 |
