摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
第一章 绪论 | 第11-15页 |
1.1 LDPC码的发展 | 第11-12页 |
1.2 第三代短波通信系统的自动链路建立技术的发展及现状 | 第12-13页 |
1.3 本文的研究背景与意义 | 第13-14页 |
1.4 本文的主要研究工作与论文安排 | 第14-15页 |
第二章 有限域及LDPC码的基本原理 | 第15-26页 |
2.1 有限域 | 第15-16页 |
2.1.1 有限域的多项式表示及加法 | 第15-16页 |
2.1.2 有限域的本原多项式及乘法 | 第16页 |
2.2 LDPC码的表示方法 | 第16-19页 |
2.2.1 矩阵表示 | 第17页 |
2.2.2 Tanner图表示 | 第17-19页 |
2.3 校验矩阵的构造 | 第19-21页 |
2.3.1 随机构造 | 第20页 |
2.3.2 PEG构造 | 第20页 |
2.3.3 准循环构造 | 第20-21页 |
2.4 LDPC码的编码 | 第21-22页 |
2.5 LDPC码的典型译码原理 | 第22-25页 |
2.5.1 比特翻转译码算法 | 第22页 |
2.5.2 置信传播译码算法 | 第22-25页 |
2.6 本章小结 | 第25-26页 |
第三章 多进制LDPC码的构造及编译码算法研究 | 第26-36页 |
3.1 多进制LDPC码的构造 | 第26-29页 |
3.1.1 第一类多进制QC-LDPC码 | 第28页 |
3.1.2 第二类多进制QC-LDPC码 | 第28-29页 |
3.2 多进制LDPC码的编码 | 第29-30页 |
3.2.1 高斯消元编码方法 | 第29页 |
3.2.2 系统形式的编码方法 | 第29-30页 |
3.3 多进制LDPC码的译码 | 第30-34页 |
3.3.1 多进制BP译码算法 | 第30-31页 |
3.3.2 多进制LOG-BP译码算法 | 第31-32页 |
3.3.3 FFT-BP快速译码 | 第32-33页 |
3.3.4 多进制最小和(MS)算法 | 第33-34页 |
3.3.5 多进制扩展最小和(EMS)译码算法 | 第34页 |
3.4 本章小结 | 第34-36页 |
第四章 LDPC码在基于《GJB 2077A-2007》的短波通信突发波形中的应用 | 第36-54页 |
4.1 短波突发波形的数据结构 | 第36-37页 |
4.2 原波形的编码方式 | 第37-38页 |
4.3 突发波形仿真平台的设计 | 第38-40页 |
4.3.1 Matlab整体框架 | 第38页 |
4.3.2 发送函数Send_Frame() | 第38-39页 |
4.3.3 接收函数Receive_Frame() | 第39-40页 |
4.4 LDPC码的快速编码 | 第40-44页 |
4.4.1 可以快速编码的多进制LDPC码校验矩阵的构造 | 第40-42页 |
4.4.2 多进制LDPC码的快速编码 | 第42-43页 |
4.4.3 快速编码的计算量分析及仿真 | 第43-44页 |
4.5 接收端软信息的提取 | 第44-49页 |
4.5.1 二进制LDPC码8PSK调制软信息的提取 | 第44-45页 |
4.5.2 多进制LDPC码的软信息提取 | 第45-47页 |
4.5.3 基于软扩频的软信息提取 | 第47-49页 |
4.6 仿真结果分析 | 第49-53页 |
4.7 本章小结 | 第53-54页 |
第五章 基于TMS320C6748DSP芯片的短波突发波形通信系统设计 | 第54-61页 |
5.1 软硬件平台简介 | 第54-55页 |
5.1.1 C6748DSP开发板简介 | 第54页 |
5.1.2 SYS/BIOS操作系统简介 | 第54-55页 |
5.2 通信系统中任务的分配 | 第55页 |
5.2.1 发送端的进程分配 | 第55页 |
5.2.2 接收端的进程分配 | 第55页 |
5.3 DSP上的LDPC编译码算法实现 | 第55-60页 |
5.3.1 编码算法的实现 | 第56-57页 |
5.3.2 译码算法的实现 | 第57-60页 |
5.4 本章小结 | 第60-61页 |
第六章 总结与展望 | 第61-63页 |
6.1 研究工作总结 | 第61-62页 |
6.2 不足与展望 | 第62-63页 |
参考文献 | 第63-65页 |
致谢 | 第65-66页 |
攻读硕士学位期间发表的学术论文 | 第66页 |