基于FPGA的USB3.0中扰码及解扰码电路设计
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-10页 |
| 1.1 研究背景和意义 | 第7-8页 |
| 1.2 研究现状 | 第8页 |
| 1.3 主要研究内容及章节安排 | 第8-9页 |
| 1.4 研究难点和技术路线 | 第9-10页 |
| 第二章 USB3.0接口介绍 | 第10-23页 |
| 2.1 USB3.0简介 | 第10-16页 |
| 2.1.1 USB3.0接口架构 | 第10-12页 |
| 2.1.2 USB3.0数据传输线 | 第12页 |
| 2.1.3 USB3.0数据包 | 第12-13页 |
| 2.1.4 USB3.0数据流模式 | 第13-14页 |
| 2.1.5 USB3.0与USB2.0对比 | 第14-16页 |
| 2.2 USB3.0物理层结构 | 第16-18页 |
| 2.3 物理层主要功能模块 | 第18-23页 |
| 2.3.1 时钟产生模块 | 第18页 |
| 2.3.2 数据编解码 | 第18-20页 |
| 2.3.3 弹性缓冲器 | 第20页 |
| 2.3.4 数据时钟恢复 | 第20-21页 |
| 2.3.5 高速串并转换道路 | 第21-23页 |
| 第三章 扰码及解扰码电路设计 | 第23-45页 |
| 3.1 FPGA简单介绍 | 第23-25页 |
| 3.1.1 FPGA的基本结构 | 第23页 |
| 3.1.2 FPGA特点介绍 | 第23-24页 |
| 3.1.3 FPGA的开发设计流程 | 第24-25页 |
| 3.2 扰解码电路介绍 | 第25-26页 |
| 3.2.1 扰解码电路的作用和原理 | 第25页 |
| 3.2.2 扰码电路分类 | 第25-26页 |
| 3.3 扰码电路的几种实现方法 | 第26-30页 |
| 3.3.1 串行扰码 | 第26-27页 |
| 3.3.2 并行扰码 | 第27-28页 |
| 3.3.3 基于ROM的扰码 | 第28-29页 |
| 3.3.4 稀疏矩阵并行扰码 | 第29-30页 |
| 3.4 USB3.0中扰码电路设计 | 第30-45页 |
| 3.4.1 扰码电路原理和规则 | 第30-33页 |
| 3.4.2 扰码电路设计方案探讨 | 第33-34页 |
| 3.4.3 8位并行扰码电路的设计 | 第34-41页 |
| 3.4.4 16位并行扰码电路的设计 | 第41-45页 |
| 第四章 扰码电路的仿真与测试 | 第45-49页 |
| 4.1 扰码电路的仿真 | 第45-47页 |
| 4.1.1 8位并行扰码电路的仿真 | 第45-46页 |
| 4.1.2 16位并行扰码电路的仿真 | 第46-47页 |
| 4.2 扰码电路的板级测试 | 第47-49页 |
| 第五章 总结与展望 | 第49-51页 |
| 5.1 总结 | 第49页 |
| 5.2 展望 | 第49-51页 |
| 致谢 | 第51-52页 |
| 图表目录 | 第52-54页 |
| 参考文献 | 第54-56页 |
