| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第10-20页 |
| 1.1 课题研究背景意义 | 第11-15页 |
| 1.2 NAND flash纠错码简介 | 第15-18页 |
| 1.3 论文主要工作及安排 | 第18-20页 |
| 第二章 NAND flash简介 | 第20-28页 |
| 2.1 NAND flash基本原理 | 第20-24页 |
| 2.1.1 NAND flash结构 | 第20-22页 |
| 2.1.2 PE循环对NAND flash的影响 | 第22-23页 |
| 2.1.3 单元与单元之间的干扰 | 第23-24页 |
| 2.2 NAND flash信道模型 | 第24-27页 |
| 2.3 本章小结 | 第27-28页 |
| 第三章 LDPC码的基本理论和构造方法 | 第28-52页 |
| 3.1 LDPC码的原理介绍 | 第28-40页 |
| 3.1.1 Tanner图表示法 | 第29-30页 |
| 3.1.2 校验矩阵随机构造法 | 第30-33页 |
| 3.1.3 准循环(Quasi-Cyclic)LDPC码 | 第33-34页 |
| 3.1.4 LDPC码译码算法 | 第34-38页 |
| 3.1.5 LDPC码译码仿真分析 | 第38-40页 |
| 3.2 多进制LDPC码的基本原理 | 第40-43页 |
| 3.2.1 有限域 | 第41-42页 |
| 3.2.2 多进制LDPC码及Tanner图表示法 | 第42-43页 |
| 3.3 多进制QC-LDPC码的构造 | 第43-51页 |
| 3.3.1 多进制QC-LDPC码的折叠弥散构造法 | 第44-47页 |
| 3.3.2 二进制到多进制QC-LDPC替换构造法 | 第47-48页 |
| 3.3.3 循环排列矩阵弥散替换构造法 | 第48-49页 |
| 3.3.4 基于有限域上两个任意子集的代数构造法 | 第49-51页 |
| 3.3.5 基于两个有限域子集的二进制到多进制替换构造法 | 第51页 |
| 3.4 本章小结 | 第51-52页 |
| 第四章 多进制LDPC码译码算法 | 第52-69页 |
| 4.1 和积译码算法 | 第52-55页 |
| 4.2 对数域的和积译码算法 | 第55-58页 |
| 4.3 FFT-BP译码算法 | 第58-59页 |
| 4.4 最小和译码算法 | 第59-60页 |
| 4.5 一种通用QC-LDPC码译码算法 | 第60-62页 |
| 4.6 多进制QC-LDPC码的性能仿真 | 第62-69页 |
| 结论 | 第69-71页 |
| 参考文献 | 第71-77页 |
| 攻读硕士学位期间取得的研究成果 | 第77-78页 |
| 致谢 | 第78-79页 |
| 附件 | 第79页 |
