| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 DVB-H系统的研究意义 | 第10-11页 |
| 1.2 DVB-H的研究现状 | 第11-12页 |
| 1.3 本文的主要工作 | 第12-14页 |
| 第二章 DVB-T和DVB-H系统方案 | 第14-30页 |
| 2.1 DVB-T系统 | 第14-17页 |
| 2.1.1 DVB-T的系统框图 | 第14-16页 |
| 2.1.2 DVB-T系统的主要参数 | 第16-17页 |
| 2.2 DVB-H系统 | 第17-25页 |
| 2.2.1 DVB-H系统的特点 | 第17-19页 |
| 2.2.2 DVB-H中的关键新技术 | 第19-25页 |
| 2.2.2.1 时间分片技术 | 第20-21页 |
| 2.2.2.2 MPE-FEC(多协议封装－前向纠错)帧结构 | 第21-25页 |
| 2.3 DVB-H系统中的RS码 | 第25-30页 |
| 2.3.1 BCH码 | 第26-27页 |
| 2.3.2 RS码 | 第27-28页 |
| 2.3.3 缩短循环码 | 第28-30页 |
| 第三章 DVB-H中RS码编码的算法研究及ASIC实现 | 第30-44页 |
| 3.1 RS编码原理和算法 | 第30-31页 |
| 3.2 伽罗华域及域内运算的实现 | 第31-38页 |
| 3.2.1 伽罗华域的基 | 第31-32页 |
| 3.2.2 伽罗华GF(2~s)域元素及其生成电路 | 第32-33页 |
| 3.2.3 伽罗华域内加减法电路的设计 | 第33页 |
| 3.2.4 伽罗华域内乘法电路的设计 | 第33-37页 |
| 3.2.4.1 自然基比特并行乘法器的设计 | 第34-36页 |
| 3.2.4.2 常数乘法器的设计 | 第36-37页 |
| 3.2.5 伽罗华域内除法电路的设计 | 第37-38页 |
| 3.3 RS(255,191)编码器的ASIC设计 | 第38-41页 |
| 3.3.1 RS(255,191)编码电路 | 第39-40页 |
| 3.3.2 仿真与验证 | 第40-41页 |
| 3.4 RS(204,188)编码器的ASIC实现 | 第41-44页 |
| 3.4.1 RS(204,188)编码电路 | 第42-43页 |
| 3.4.2 仿真与验证 | 第43-44页 |
| 第四章 DVB-H中RS码译码的一般原理和算法 | 第44-56页 |
| 4.1 计算伴随式 | 第45页 |
| 4.2 求取错误位置多项式和错误估值多项式 | 第45-53页 |
| 4.2.1 Berlekamp-Massey (BM)迭代算法 | 第49-51页 |
| 4.2.2 Euclidean迭代算法 | 第51页 |
| 4.2.3 修正的Euclidean迭代算法 | 第51-53页 |
| 4.3 求取错误位置 | 第53页 |
| 4.4 求错误值 | 第53-56页 |
| 第五章 DVB-H中RS码译码器的ASIC设计及改进 | 第56-86页 |
| 5.1 RS时域译码器的总体设计 | 第56-59页 |
| 5.2 伴随多项式求取子模块的设计 | 第59-60页 |
| 5.3 关键方程求取子模块的设计 | 第60-77页 |
| 5.3.1 RS(255,191)码译码器关键方程求取(KES)子模块 | 第61-71页 |
| 5.3.1.1 一种减少迭代次数的改进MEA | 第61-64页 |
| 5.3.1.2 RS(255,191)关键方程求取子模块的ASIC设计 | 第64-71页 |
| 5.3.2 RS(204,188)码译码器关键方程求取(KES)子模块 | 第71-77页 |
| 5.3.2.1 一种简化多项式阶数运算的MEA | 第71-74页 |
| 5.3.2.2 RS(204,188)关键方程求取子模块的 ASIC 设计 | 第74-77页 |
| 5.4 Chien搜索和Forney算法子模块的设计 | 第77-82页 |
| 5.4.1 Chien搜索模块 | 第77-78页 |
| 5.4.2 Forney算法模块 | 第78-79页 |
| 5.4.3 Chien搜索和Forne算法子模块 | 第79-82页 |
| 5.5 纠错子模块的设计 | 第82-83页 |
| 5.6 数据缓存模块的设计 | 第83-84页 |
| 5.7 仿真与验证 | 第84-86页 |
| 第六章 总结与展望 | 第86-88页 |
| 参考文献 | 第88-90页 |
| 致谢 | 第90-91页 |
| 攻读硕士期间发表的学术论文 | 第91页 |
