| 第1章 引言 | 第6-14页 |
| 1.1 DVB简介 | 第6-11页 |
| 1.1.1 DVB的提出 | 第6页 |
| 1.1.2 当今数字电视及DVB-C产业情况 | 第6-8页 |
| 1.1.3 DVB标准简介 | 第8-9页 |
| 1.1.4 DVB的数据层次图 | 第9页 |
| 1.1.5 DVB传输内容 | 第9-11页 |
| 1.1.6 传输流概述 | 第11页 |
| 1.2 本设计的传输系统 | 第11-12页 |
| 1.3 项目背景和总体规划 | 第12-14页 |
| 第2章 DVB计算机接收卡设计方案 | 第14-19页 |
| 2.1 方案的目标 | 第14页 |
| 2.2 方案的设计 | 第14-18页 |
| 2.2.1 DVB接收系统设计中的关键问题 | 第14-15页 |
| 2.2.2 软硬件功能划分 | 第15页 |
| 2.2.3 设计框图 | 第15-18页 |
| 2.3 方案的特点 | 第18-19页 |
| 第3章 DVB计算机接收卡硬件设计 | 第19-43页 |
| 3.1 电路设计 | 第19-26页 |
| 3.1.1 PLX公司的PCI9054接口芯片 | 第19-22页 |
| 3.1.2 三星公司的Tuner TCMU30312PTT | 第22-23页 |
| 3.1.3 FPGA器件选择 | 第23页 |
| 3.1.4 时钟网络设计 | 第23-24页 |
| 3.1.5 RESET网络的设计 | 第24页 |
| 3.1.6 FPGA配置网络的设计 | 第24-25页 |
| 3.1.7 FPGA管脚分配 | 第25页 |
| 3.1.8 测试管脚考虑 | 第25页 |
| 3.1.9 电源网络的设计 | 第25-26页 |
| 3.1.10 PCI9054配置电路的设计 | 第26页 |
| 3.2 FPGA逻辑设计 | 第26-39页 |
| 3.2.1 Reset处理 | 第26-27页 |
| 3.2.2 Tuner 接口模块(Tuner_interface.v) | 第27-29页 |
| 3.2.3 32 路PID查找比较模块(HIT.V) | 第29-30页 |
| 3.2.4 PID RAM管理模块(PID_MU.v) | 第30-31页 |
| 3.2.5 总线转换模块(Bus_Convert.v) | 第31-35页 |
| 3.2.6 DMA 控制器(DMAcontroller.v) | 第35-37页 |
| 3.2.7 中断管理模块(Int_mu.v) | 第37-38页 |
| 3.2.8 PCI9054接口模块(9054interface.v) | 第38-39页 |
| 3.3 本地总线仲裁器算法探索 | 第39-40页 |
| 3.4 综合 | 第40-43页 |
| 第4章 DVB计算机接收卡软件设计 | 第43-57页 |
| 4.1 目标 | 第43页 |
| 4.2 驱动程序设计 | 第43-56页 |
| 4.2.1 WDM概念及特点 | 第43-44页 |
| 4.2.2 WDM驱动程序模型介绍 | 第44-52页 |
| 4.2.3 设备驱动程序组成部分 | 第52-53页 |
| 4.2.4 WDM开发工具及环境 | 第53-54页 |
| 4.2.5 驱动程序完成的工作 | 第54-55页 |
| 4.2.6 驱动中的中断处理 | 第55-56页 |
| 4.3 顶层应用控制程序设计 | 第56-57页 |
| 第5章 DVB计算机接收卡系统验证测试 | 第57-75页 |
| 5.1 目标 | 第57页 |
| 5.2 逻辑验证 | 第57-72页 |
| 5.2.1 仿真 | 第57-58页 |
| 5.2.2 实现 | 第58-66页 |
| 5.2.3 后仿真 | 第66-69页 |
| 5.2.4 下载编程 | 第69-72页 |
| 5.3 电路测试 | 第72-75页 |
| 5.3.1 逻辑分析仪测试 | 第72-73页 |
| 5.3.2 MTS300 MPEG系统测试 | 第73-74页 |
| 5.3.3 测试问题 | 第74-75页 |
| 结论 | 第75-76页 |
| 参考文献 | 第76页 |
