基于相关辨识的电法发送机系统设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 研究的背景与意义 | 第9-12页 |
| 1.2 研究现状 | 第12-13页 |
| 1.3 论文结构与内容 | 第13-14页 |
| 1.4 本章小结 | 第14-15页 |
| 第二章 相关辨识 | 第15-32页 |
| 2.1 相关辨识理论研究 | 第15-16页 |
| 2.2 m序列 | 第16-18页 |
| 2.2.1 m序列 | 第16-17页 |
| 2.2.2 m序列的性质 | 第17-18页 |
| 2.3 逆重复m序列 | 第18-19页 |
| 2.4 时域与频域研究 | 第19-21页 |
| 2.5 频域相关辨识算法优化 | 第21-31页 |
| 2.5.1 辨识频率谱矫正原理 | 第22-23页 |
| 2.5.2 提高辨识精度 | 第23-27页 |
| 2.5.3 提高计算效率 | 第27-29页 |
| 2.5.5 板级辨识实现算法 | 第29-31页 |
| 2.6 本章小结 | 第31-32页 |
| 第三章 相关辨识实际数据处理 | 第32-36页 |
| 3.1 相关辨识数据处理方案 | 第32-33页 |
| 3.2 实际辨识处理总结 | 第33-35页 |
| 3.3 本章小结 | 第35-36页 |
| 第四章 基于相关辨识的电法发送机的硬件设计 | 第36-47页 |
| 4.1 FPGA和ARM单片机简介 | 第36-37页 |
| 4.2 硬件总设计简介 | 第37-39页 |
| 4.3 基于STM32F407的硬件主控模块设计 | 第39页 |
| 4.4 电源模块设计 | 第39-40页 |
| 4.5 基于XC3S400的硬件模块设计 | 第40-42页 |
| 4.5.1 Verilog HDL语言简介 | 第40页 |
| 4.5.2 FPGA生成m序列 | 第40-42页 |
| 4.6 IPM模块电路设计 | 第42-45页 |
| 4.6.1 IPM简介 | 第42-43页 |
| 4.6.2 IPM电路设计 | 第43-45页 |
| 4.6.3 发送机隔离采集电路设计 | 第45页 |
| 4.7 相关性能参数 | 第45-46页 |
| 4.8 本章小结 | 第46-47页 |
| 第五章 基于相关辨识电法发送机的软件设计 | 第47-59页 |
| 5.1 μC/OS-Ⅱ和STemWIN简介 | 第47页 |
| 5.2 需求分析 | 第47-48页 |
| 5.3 发送机软件设计框架 | 第48-55页 |
| 5.3.1 采集任务设计 | 第49-51页 |
| 5.3.2 存储任务设计 | 第51-52页 |
| 5.3.3 GPS计时任务设计 | 第52-53页 |
| 5.3.4 触摸显示任务设计 | 第53-55页 |
| 5.3.5 通信任务设计 | 第55页 |
| 5.3.6 键盘扫描任务设计 | 第55页 |
| 5.4 发送机测试 | 第55-58页 |
| 5.5 本章小结 | 第58-59页 |
| 第六章 总结与展望 | 第59-60页 |
| 致谢 | 第60-61页 |
| 参考文献 | 第61-63页 |
| 附录 | 第63页 |
