| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-16页 |
| ·课题背景与意义 | 第10-11页 |
| ·技术背景与研究现状分析 | 第11-13页 |
| ·2B+D技术介绍 | 第11-13页 |
| ·2B+D技术发展现状 | 第13页 |
| ·研究内容及工作 | 第13-14页 |
| ·论文结构安排 | 第14-16页 |
| 第2章 系统硬件设计方案 | 第16-30页 |
| ·系统的整体方案 | 第16-17页 |
| ·通信网络控制器硬件设计 | 第17-26页 |
| ·总体结构 | 第17-18页 |
| ·核心器件选型 | 第18-21页 |
| ·2B+D接口电路设计 | 第21-22页 |
| ·RS-422接口电路 | 第22-23页 |
| ·语音编解码电路 | 第23-24页 |
| ·电源设计 | 第24-25页 |
| ·板卡设计 | 第25-26页 |
| ·通信控制卡硬件设计 | 第26-29页 |
| ·概述 | 第26页 |
| ·电源设计 | 第26-27页 |
| ·PC/104接口及电平转换 | 第27页 |
| ·其他接口电路 | 第27-28页 |
| ·板卡设计 | 第28-29页 |
| ·本章小结 | 第29-30页 |
| 第3章 FPGA逻辑设计 | 第30-64页 |
| ·通信网络控制器FPGA逻辑设计 | 第30-57页 |
| ·概述 | 第30-32页 |
| ·串口接收、发送模块 | 第32-37页 |
| ·ST-BUS接收、发送模块 | 第37-41页 |
| ·ST-BUS帧同步信号产生模块和ST-BUS信号分配模块 | 第41-42页 |
| ·初始化CMX649以及语音信号传输模块 | 第42-46页 |
| ·uPP传输相关模块 | 第46-48页 |
| ·计时机制及其模块 | 第48-54页 |
| ·其它模块 | 第54-57页 |
| ·通信控制卡FPGA逻辑设计 | 第57-63页 |
| ·概述 | 第57-58页 |
| ·PC/104读写模块 | 第58-63页 |
| ·其它模块 | 第63页 |
| ·本章小结 | 第63-64页 |
| 第4章 系统测试与验证 | 第64-90页 |
| ·功能要求检验 | 第66-69页 |
| ·实验目的 | 第66页 |
| ·实验设备 | 第66页 |
| ·实验方法 | 第66-68页 |
| ·实验记录 | 第68-69页 |
| ·实验结论 | 第69页 |
| ·性能要求检验 | 第69-89页 |
| ·误字节率测定 | 第69-71页 |
| ·通信网络控制器计时接口计时精度测定 | 第71-81页 |
| ·通信网络控制器非计时口与通信控制卡连接后总体时延测定 | 第81-89页 |
| ·本章小结 | 第89-90页 |
| 工作总结与展望 | 第90-92页 |
| 参考文献 | 第92-96页 |
| 攻读硕士学位期间发表论文及参加科研工作 | 第96-98页 |
| 致谢 | 第98页 |