众线程宽向量体系结构建模与性能分析
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-19页 |
| ·研究背景 | 第12-15页 |
| ·指令级并行性 | 第12-13页 |
| ·线程级并行性 | 第13-14页 |
| ·数据级并行性 | 第14-15页 |
| ·MTV 体系结构的提出 | 第15-16页 |
| ·MTV 体系结构研究亟待解决的问题 | 第16-18页 |
| ·研究环境 | 第16-17页 |
| ·存储系统面临新挑战 | 第17-18页 |
| ·论文的主要工作 | 第18页 |
| ·论文结构 | 第18-19页 |
| 第二章 MTV 体系结构功能建模 | 第19-46页 |
| ·MTV 体系结构概述 | 第19-22页 |
| ·MTV 体系结构概述 | 第19-20页 |
| ·模拟器的整体结构 | 第20-21页 |
| ·功能建模的基本思想 | 第21-22页 |
| ·寄存器建模 | 第22-25页 |
| ·MTV 体系结构寄存器介绍 | 第23页 |
| ·寄存器建模 | 第23-25页 |
| ·存储系统建模 | 第25-32页 |
| ·MTV 体系结构 MMU 部件建模 | 第25-29页 |
| ·MTV 体系结构的存储系统建模 | 第29-32页 |
| ·指令执行过程建模 | 第32-38页 |
| ·指令集的语义函数实现 | 第32-33页 |
| ·指令集的扩展 | 第33-34页 |
| ·指令执行过程模拟 | 第34-38页 |
| ·多线程建模 | 第38-39页 |
| ·模拟器的加速技术实现 | 第39-44页 |
| ·并行软件框架 | 第39-42页 |
| ·指令译码 cache | 第42-44页 |
| ·小结 | 第44-46页 |
| 第三章 MTV 体系结构性能建模 | 第46-62页 |
| ·MTV 性能模型的抽象 | 第46-47页 |
| ·MTV 性能流水线建模 | 第47-56页 |
| ·MTV 性能流水线确定 | 第47-48页 |
| ·MTV 多线程流水线建模方案 | 第48-49页 |
| ·MTV 流水线模型实现 | 第49-56页 |
| ·存储系统的实现 | 第56-61页 |
| ·小结 | 第61-62页 |
| 第四章 模拟器验证与性能分析 | 第62-75页 |
| ·功能模拟器验证 | 第62-66页 |
| ·指令功能的正确性验证 | 第62-66页 |
| ·多线程和操作系统下的功能验证 | 第66页 |
| ·性能模拟器验证 | 第66-72页 |
| ·流水线对数据相关的处理 | 第66-69页 |
| ·MTV 体系结构参数影响测试 | 第69-72页 |
| ·模拟器的加速手段的测试 | 第72-74页 |
| ·并行框架加速效果测试 | 第72-73页 |
| ·指令译码 cache 的加速效果测试 | 第73-74页 |
| ·小结 | 第74-75页 |
| 第五章 存储系统分析 | 第75-84页 |
| ·访存信息统计框架的实现 | 第75-77页 |
| ·存储系统研究实验 | 第77-81页 |
| ·实验一，多线程对访存延迟的容忍程度 | 第77-78页 |
| ·实验二，向量存储对存储结构的影响 | 第78-81页 |
| ·存储系统改进方案 | 第81-83页 |
| ·小结 | 第83-84页 |
| 第六章 结束语 | 第84-86页 |
| ·工作总结 | 第84-85页 |
| ·工作展望 | 第85-86页 |
| 致谢 | 第86-88页 |
| 参考文献 | 第88-91页 |
| 作者在学期间取得的学术成果 | 第91页 |
