| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1. 绪论 | 第7-11页 |
| ·电子倍增CCD成像系统研究背景与意义 | 第7-8页 |
| ·电子倍增CCD结构与工作原理 | 第8-10页 |
| ·本课题主要工作 | 第10-11页 |
| 2. 电子倍增CCD成像系统硬件部分设计 | 第11-43页 |
| ·电子倍增CCD成像系统总述 | 第11页 |
| ·电子倍增CCD成像系统方案设计 | 第11-12页 |
| ·电子倍增CCD驱动模块设计 | 第12-28页 |
| ·驱动信号要求 | 第12-13页 |
| ·行转移驱动信号和复位信号驱动电路设计 | 第13-16页 |
| ·帧转移信号驱动电路设计 | 第16-17页 |
| ·高压驱动Rφ2HV电路设计 | 第17-24页 |
| ·直流偏置信号驱动电路设计 | 第24-25页 |
| ·AD9824硬件模块设计 | 第25-28页 |
| ·系统控制与数据采集处理模块设计 | 第28-35页 |
| ·FPGA及其外围电路设计 | 第28-33页 |
| ·SDRAM硬件模块设计 | 第33-35页 |
| ·系统电源模块设计 | 第35-39页 |
| ·系统电源要求 | 第35页 |
| ·开关模式电源电路 | 第35-37页 |
| ·线性稳压器电源转换模块 | 第37-39页 |
| ·系统视频信号输出模块设计 | 第39-43页 |
| ·电视视频基本原理 | 第39-41页 |
| ·PAL视频编码显示设计 | 第41-43页 |
| 3. 电子倍增CCD成像系统Verilog代码部分设计 | 第43-58页 |
| ·电子倍增CCD驱动时序说明与实现 | 第43-47页 |
| ·AD时序说明与实现 | 第47-50页 |
| ·FPGA实现串行配置 | 第47-48页 |
| ·FPGA实现CDS | 第48-50页 |
| ·SDRAM控制器设计 | 第50-53页 |
| ·读写控制 | 第50-52页 |
| ·读写数据传输 | 第52-53页 |
| ·ADV7391时序说明与实现 | 第53-58页 |
| ·FPGA实现I2C通信配置 | 第53-55页 |
| ·FPGA实现BT.656 | 第55-58页 |
| 4. 系统联合调试 | 第58-61页 |
| ·系统硬件的实际调试 | 第58-59页 |
| ·系统实际视频输出显示与分析 | 第59-61页 |
| 5. 本课题总结与展望 | 第61-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-65页 |