摘要 | 第1-6页 |
ABSTRACT | 第6-8页 |
目录 | 第8-11页 |
第一章 绪论 | 第11-15页 |
·研究背景 | 第11-12页 |
·LDPC码研究背景 | 第11页 |
·大气相干光通信背景 | 第11-12页 |
·硕士研究生期间完成的工作 | 第12-13页 |
·学位论文的主要内容以及结构安排 | 第13-15页 |
第二章 并行分布式LDPC编码与解码理论 | 第15-35页 |
·LDPC编解码与复用解复用并行传输技术 | 第15-17页 |
·LDPC码的发展 | 第17-18页 |
·IEEE 802.16e-2005标准的LDPC码编码与解码方案 | 第18-28页 |
·IEEE 802.16e-2005标准的演进 | 第18-19页 |
·基于IEEE 802.16e-2005标准的LDPC编码算法 | 第19-26页 |
·可适应IEEE 802.16e-2005标准的解码算法与改进算法 | 第26-28页 |
·高速数据的复用与解复用技术 | 第28-33页 |
·VSC8147板卡功能和原理简述 | 第30-31页 |
·VSC8479板卡功能和原理简述 | 第31-33页 |
·高速数据与时钟的恢复技术 | 第33-35页 |
第三章 并行高速LDPC编码器与解码器实现 | 第35-67页 |
·高速数据复用与解复用模块实现 | 第35-44页 |
·VSC8147芯片的2.5G复用与解复用板卡硬件实现 | 第35-39页 |
·VSC8479芯片的10G信号的复用与解复用板卡硬件实现 | 第39-44页 |
·高速数据时钟恢复模块实现 | 第44-49页 |
·多路LDPC编码解码器的FPGA模块实现 | 第49-67页 |
·FPGA编程逻辑的LDPC编码器 | 第49-58页 |
·串行数据至并行数据转换模块 | 第53-54页 |
·矩阵乘法器与循环移位模块 | 第54-55页 |
·奇偶校验矩阵配置与编码控制码率的选取 | 第55-57页 |
·LDPC编码器相关电路控制模块 | 第57页 |
·LDPC编码模块逻辑功能描述 | 第57-58页 |
·FPGA编程逻辑的LDPC解码器 | 第58-67页 |
·串行数据至并行数据转换模块 | 第60页 |
·矩阵乘法器模块与循环移位控制模块 | 第60-62页 |
·迭代次数检测与向量元素比特位检测模块 | 第62-63页 |
·向量元素最大值搜索与翻转比特索引输出模块 | 第63-65页 |
·并行数据转换串行数据流模块 | 第65-67页 |
第四章 系统功能测试及性能分析 | 第67-91页 |
·高速数据的复用解与复用板卡功能测试及性能分析 | 第67-79页 |
·VSC8147板卡测试原理及测试分析 | 第67-73页 |
·环回误码测试原理 | 第67-69页 |
·误码测试平台及系统测试平台 | 第69-70页 |
·并行数据高速2.5G数据到622M数据解复用延时测试 | 第70-72页 |
·VSC8147的2.5Gbps复用与解复用板卡的测试结论 | 第72-73页 |
·VSC8479主板测试原理及测试分析 | 第73-79页 |
·VSC8479底板主要接口与板卡测试框图 | 第73-74页 |
·VSC8479主板AC信号配置 | 第74页 |
·VSC8479底板AC信号配置 | 第74-75页 |
·VSC8479板卡主板与底板测试基本配置 | 第75-77页 |
·VSC8479的10Gbps复用解复用板卡环回测试 | 第77-79页 |
·LDPC编码器和解码器的功能测试与性能分析 | 第79-84页 |
·功能模块测试 | 第79-82页 |
·串并转换模块功能测试 | 第79-80页 |
·矩阵乘法器模块功能测试 | 第80页 |
·向量元素值检测模块功能测试 | 第80-81页 |
·向量元素最大值检测与比特索引值输出模块测试 | 第81-82页 |
·LDPC编码器功能测试 | 第82-83页 |
·LDPC解码器功能测试 | 第83-84页 |
·大气信道传输系统测试以及数据分析 | 第84-88页 |
·LDPC编解码器在各种码长下的传输性能分析 | 第84-86页 |
·LDPC编解码器在各种码率下的传输性能分析 | 第86-87页 |
·LDPC编解码器在不同迭代次数下的传输性能分析 | 第87-88页 |
·FPGA逻辑资源利用率与功耗分析 | 第88-91页 |
第五章 工作总结和后续展望 | 第91-95页 |
·论文总结 | 第91-93页 |
·后续展望 | 第93-95页 |
参考文献 | 第95-97页 |
缩略语 | 第97-99页 |
作者攻读硕士学位期间发表的学术论文 | 第99-100页 |
致谢 | 第100页 |