| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 缩略语 | 第9-10页 |
| 1 绪论 | 第10-14页 |
| ·课题背景与目的 | 第10-11页 |
| ·国内外研究现状 | 第11-12页 |
| ·本文的研究目标 | 第12页 |
| ·本文组织结构 | 第12-14页 |
| 2 模板匹配算法研究 | 第14-19页 |
| ·模板匹配算法概述 | 第14-16页 |
| ·算法分析 | 第16-18页 |
| ·本章小结 | 第18-19页 |
| 3 基于 NCC 算法的多路大模板并行匹配 ASIC 设计 | 第19-49页 |
| ·算法级计算策略 | 第19-21页 |
| ·数据调度方案 | 第21-27页 |
| ·ASIC 结构设计 | 第27-28页 |
| ·子模块电路设计 | 第28-39页 |
| ·ASIC 外围特性 | 第39-45页 |
| ·ASIC 典型应用及多片级联 | 第45-47页 |
| ·实时性能评估 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 4 大模板匹配 ASIC 前端设计与验证 | 第49-64页 |
| ·前端实现流程和结果 | 第49-60页 |
| ·FPGA 原型验证 | 第60-63页 |
| ·本章小结 | 第63-64页 |
| 5 基于 CC 算法的小模板匹配 ASIC 设计 | 第64-81页 |
| ·CC 算法传统硬件实现简介 | 第64-68页 |
| ·实现策略 | 第68-69页 |
| ·整体架构 | 第69-70页 |
| ·电路结构 | 第70-74页 |
| ·多片级联 | 第74-76页 |
| ·性能评估与分析 | 第76-80页 |
| ·本章小结 | 第80-81页 |
| 6 总结与展望 | 第81-83页 |
| ·全文总结 | 第81-82页 |
| ·工作展望 | 第82-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-87页 |
| 附录 攻读硕士期间发表的论文 | 第87页 |