| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·课题研究背景 | 第7页 |
| ·RISC 体系结构微处理器的研究现状 | 第7-8页 |
| ·基于 RISC 体系结构微处理器软核的研究意义 | 第8-9页 |
| ·本文的主要工作 | 第9-10页 |
| ·论文结构安排 | 第10-11页 |
| 第二章 主要技术介绍 | 第11-17页 |
| ·处理器指令系统架构（ISA） | 第11-12页 |
| ·微处理器数据通路 | 第12-13页 |
| ·冯.诺依曼架构和哈佛架构 | 第12-13页 |
| ·体系结构并行设计技术—流水线 | 第13页 |
| ·项目设计方法简介 | 第13-16页 |
| ·Top-Down 的设计方法 | 第13-14页 |
| ·基于 FPGA 的设计流程 | 第14-16页 |
| ·本项目的设计流程 | 第16页 |
| ·本章小结 | 第16-17页 |
| 第三章 处理器指令集设计及数据通路分析 | 第17-31页 |
| ·处理器指令集设计 | 第17-24页 |
| ·32 位 RISC 处理器指令类型 | 第17-18页 |
| ·32 位 RISC 处理器寻址方式 | 第18-19页 |
| ·32 位 RISC 处理器指令集及其编码 | 第19-24页 |
| ·五级流水线功能划分 | 第24-28页 |
| ·基本计算指令各阶段具体操作 | 第25页 |
| ·分支及跳转指令各阶段具体操作 | 第25-26页 |
| ·数值存取指令各阶段具体操作 | 第26页 |
| ·堆栈及断点保存恢复指令各阶段具体操作 | 第26-27页 |
| ·中断操作指令每一阶段具体操作 | 第27页 |
| ·其他操作指令每一阶段具体操作 | 第27-28页 |
| ·处理器数据通路设计 | 第28-30页 |
| ·本章小结 | 第30-31页 |
| 第四章 处理器微体系结构设计 | 第31-71页 |
| ·IF 级设计 | 第31-35页 |
| ·IF 级外部接口 | 第32-33页 |
| ·IF 级内部逻辑结构 | 第33-34页 |
| ·IF 级内部有效地址的仲裁机制 | 第34-35页 |
| ·ID 级设计 | 第35-51页 |
| ·主控单元设计 | 第36-40页 |
| ·寄存器堆设计 | 第40-42页 |
| ·中断系统设计 | 第42-51页 |
| ·EXE 级设计 | 第51-58页 |
| ·EXE 级外部接口 | 第51-54页 |
| ·EXE 级内部逻辑结构 | 第54-58页 |
| ·MEM 级设计 | 第58-60页 |
| ·MEM 级系统结构 | 第59页 |
| ·MEM 级 RAM 功能模块读写时序 | 第59-60页 |
| ·WB 级设计 | 第60-61页 |
| ·流水线辅助功能组件设计 | 第61-62页 |
| ·相关问题及解决方法 | 第62-69页 |
| ·第一类数据相关问题及解决办法 | 第62-66页 |
| ·第二类数据相关问题及解决办法 | 第66-68页 |
| ·转移相关问题及解决办法 | 第68-69页 |
| ·本章小结 | 第69-71页 |
| 第五章 处理器内核主要功能部件仿真及 FPGA 验证 | 第71-83页 |
| ·处理器内核主要控制模块功能仿真 | 第71-77页 |
| ·主控单元仿真 | 第71-73页 |
| ·ALU 控制器 alucontroller 的仿真 | 第73-74页 |
| ·数据前推单元 forwardunit 的仿真 | 第74-75页 |
| ·流水线暂停单元 hazarddetectunit 的仿真 | 第75-77页 |
| ·系统功能仿真 | 第77-80页 |
| ·FPGA 综合验证 | 第80-81页 |
| ·本章小节 | 第81-83页 |
| 第六章 结束语 | 第83-85页 |
| 致谢 | 第85-87页 |
| 参考文献 | 第87-89页 |
