| 目录 | 第1-4页 |
| 摘要 | 第4-5页 |
| Abstract | 第5-7页 |
| 英文缩写说明 | 第7-9页 |
| 表目录 | 第9-10页 |
| 图目录 | 第10-13页 |
| 第一章 绪论 | 第13-18页 |
| ·寄存器文件简介 | 第13-14页 |
| ·寄存器文件发展及研究现状 | 第14-15页 |
| ·全定制设计流程 | 第15-17页 |
| ·本文工作及结构 | 第17-18页 |
| 第二章 SRAM原理及设计技术 | 第18-32页 |
| ·SRAM结构与工作原理 | 第18-19页 |
| ·SRAM设计技术 | 第19-30页 |
| ·SRAM存储单元设计 | 第19-22页 |
| ·敏感放大器与位线预冲电—均衡 | 第22-25页 |
| ·写数据驱动器 | 第25-26页 |
| ·地址译码器 | 第26-27页 |
| ·时序控制策略 | 第27-30页 |
| ·小结 | 第30-32页 |
| 第三章 基于敏感放大技术、双位线读存储单元寄存器文件设计 | 第32-60页 |
| ·寄存器文件的总体结构与时序 | 第32-35页 |
| ·电路设计与优化 | 第35-48页 |
| ·译码器的设计 | 第35-38页 |
| ·存储单元设计 | 第38-44页 |
| ·读数据通路的设计 | 第44-46页 |
| ·读写控制电路的设计 | 第46-48页 |
| ·寄存文件功能、性能与功耗仿真 | 第48-54页 |
| ·版图设计、验证与后仿真 | 第54-59页 |
| ·整体版图布局与布线规划 | 第54-55页 |
| ·子模块的版图设计 | 第55-58页 |
| ·版图验证 | 第58页 |
| ·参数提取与后仿真 | 第58-59页 |
| ·小结 | 第59-60页 |
| 第四章 基于位线分割技术、静态单位线读存储单元寄存器文件设计 | 第60-71页 |
| ·寄存器文件的总体结构 | 第60-61页 |
| ·电路设计与优化 | 第61-65页 |
| ·译码器和控制电路的设计 | 第61-63页 |
| ·存储单元的设计 | 第63-64页 |
| ·读数据通路的设计 | 第64-65页 |
| ·功能、性能和功耗仿真 | 第65-66页 |
| ·版图设计、验证与后仿真 | 第66-70页 |
| ·子模块的版图设计 | 第67-70页 |
| ·版图后仿真 | 第70页 |
| ·小结 | 第70-71页 |
| 第五章 基于位线分割技术、动态单位线读存储单元寄存器文件设计 | 第71-80页 |
| ·寄存器文件总体结构 | 第72-73页 |
| ·电路设计与优化 | 第73-76页 |
| ·译码器与充电信号产生电路 | 第73-75页 |
| ·存储阵列与读数据通路的设计 | 第75-76页 |
| ·性能功耗仿真结果 | 第76-77页 |
| ·版图设计与后仿真 | 第77-79页 |
| ·小结 | 第79-80页 |
| 第六章 总结与展望 | 第80-82页 |
| 参考文献 | 第82-85页 |
| 致谢 | 第85-86页 |
