基于FPGA的高帧频CMOS相机数据传输系统设计
| 摘要 | 第1-4页 |
| Abstract | 第4-9页 |
| 1 绪论 | 第9-14页 |
| ·研究的背景及意义 | 第9-10页 |
| ·高帧频图像采集系统 | 第9-10页 |
| ·数据传输接口 | 第10页 |
| ·国内外研究状况 | 第10-12页 |
| ·本文研究主要内容及组织结构 | 第12-14页 |
| 2 以太网协议介绍 | 第14-30页 |
| ·以太网的发展 | 第14页 |
| ·IEEE 802.3标准 | 第14-15页 |
| ·802.3 MAC基本数据帧格式 | 第15-18页 |
| ·数据发送过程 | 第18-22页 |
| ·延时 | 第19-20页 |
| ·冲突检测 | 第20页 |
| ·冲突处理 | 第20-21页 |
| ·后退算法和数据重发 | 第21页 |
| ·数据包触发 | 第21页 |
| ·载波延伸 | 第21-22页 |
| ·数据接收过程 | 第22-24页 |
| ·数据包处理 | 第22-24页 |
| ·地址识别 | 第24页 |
| ·帧校验序列的验证 | 第24页 |
| ·数据帧解封装 | 第24页 |
| ·介质无关接口 | 第24-28页 |
| ·MII接口 | 第25-27页 |
| ·GMII接口 | 第27-28页 |
| ·流量控制 | 第28-29页 |
| ·本章小结 | 第29-30页 |
| 3 高帧频CMOS相机数据传输系统设计 | 第30-49页 |
| ·高帧频CMOS相机总体设计 | 第30-31页 |
| ·千兆网卡的设计 | 第31-33页 |
| ·千兆网卡构成 | 第31页 |
| ·GMAC IP核的设计 | 第31-33页 |
| ·WISHBONE接口模块的实现 | 第33-39页 |
| ·WISHBONE接口 | 第34页 |
| ·缓存描述符(BD) | 第34-36页 |
| ·FIFO | 第36-38页 |
| ·数据帧的发送和接收过程 | 第38-39页 |
| ·发送模块的实现 | 第39-41页 |
| ·接收模块的实现 | 第41-44页 |
| ·接收状态机 | 第42-43页 |
| ·CRC校验 | 第43页 |
| ·地址识别 | 第43-44页 |
| ·GMII管理模块 | 第44-46页 |
| ·操作控制器子模块 | 第44-45页 |
| ·时钟生成子模块 | 第45-46页 |
| ·移位寄存器子模块 | 第46页 |
| ·输出控制子模块 | 第46页 |
| ·流量控制模块 | 第46-47页 |
| ·寄存器模块 | 第47-49页 |
| 4 MAC核的仿真与测试 | 第49-59页 |
| ·接收模块仿真 | 第49-52页 |
| ·接收状态机功能仿真 | 第49-50页 |
| ·CRC功能仿真 | 第50-51页 |
| ·接收模块仿真 | 第51-52页 |
| ·发送模块仿真 | 第52-54页 |
| ·发送状态机 | 第52-53页 |
| ·随机模块码模块 | 第53页 |
| ·发送模块仿真 | 第53-54页 |
| ·流量控制模块仿真 | 第54-56页 |
| ·FIFO的仿真 | 第56页 |
| ·GMAC核的仿真 | 第56-59页 |
| 5 系统硬件设计 | 第59-70页 |
| ·高帧频CMOS图像传感器 | 第59-62页 |
| ·LUPA-300内部结构 | 第59-60页 |
| ·LUPA-300的主要优点 | 第60-61页 |
| ·CMOS传感器外围电路设计 | 第61-62页 |
| ·PHY外围电路设计 | 第62-64页 |
| ·PHY芯片选型 | 第62-63页 |
| ·PHY硬件电路设计 | 第63-64页 |
| ·FPGA硬件电路设计 | 第64-67页 |
| ·FPGA芯片选型 | 第64-65页 |
| ·FPGA控制电路设计 | 第65-67页 |
| ·PCB设计 | 第67-69页 |
| ·本章小结 | 第69-70页 |
| 6 系统调试 | 第70-72页 |
| ·实验设备 | 第70页 |
| ·测试方法 | 第70页 |
| ·实验中遇到的问题与解决方法 | 第70-71页 |
| ·实验结果 | 第71-72页 |
| 7 结论 | 第72-73页 |
| 参考文献 | 第73-76页 |
| 攻读硕士学位期间发表的论文 | 第76-77页 |
| 致谢 | 第77-80页 |
| 附录 | 第80-87页 |
