基于PCI总线IP核的高速数据传输测试系统的设计与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-13页 |
| 第1章 绪论 | 第13-18页 |
| ·研究背景 | 第13页 |
| ·研究意义 | 第13-15页 |
| ·国内外研究现状 | 第15-16页 |
| ·论文内容的组织安排 | 第16-18页 |
| 第2章 PCI 总线及总线设备设计方法 | 第18-29页 |
| ·PCI 总线系统结构 | 第18-19页 |
| ·PCI 总线协议规范 | 第19-28页 |
| ·PCI 总线信号 | 第19-21页 |
| ·PCI 总线命令 | 第21-23页 |
| ·PCI 总线操作 | 第23-26页 |
| ·PCI 总线的仲裁 | 第26页 |
| ·PCI 设备配置空间 | 第26-28页 |
| ·PCI 总线接口的实现 | 第28-29页 |
| 第3章 高速数据传输测试系统设计方案 | 第29-37页 |
| ·高速数据传输测试系统设计层次的划分 | 第29-30页 |
| ·高速数据传输测试系统的系统架构 | 第30-32页 |
| ·高速数据传输测试系统数据收发接口卡的设计 | 第32-37页 |
| ·低电压差分信号接口模块设计 | 第33-36页 |
| ·FPGA 模块设计 | 第36-37页 |
| 第4章 FPGA 的逻辑设计 | 第37-52页 |
| ·数据传输的机制 | 第37-38页 |
| ·PCI 总线接口模块设计 | 第38-44页 |
| ·IP 核层次结构 | 第38-40页 |
| ·PCI 总线主从设备 | 第40页 |
| ·PCI 从设备接口的实现 | 第40-41页 |
| ·PCI 主设备接口的实现 | 第41-44页 |
| ·缓冲区与传输控制模块设计 | 第44-47页 |
| ·数据缓冲区备份功能设计 | 第44-45页 |
| ·异步时钟域的处理 | 第45-46页 |
| ·传输控制状态机的设计 | 第46-47页 |
| ·数据发送接收模块设计 | 第47-50页 |
| ·握手状态机的设计 | 第47-49页 |
| ·SPI 数据接口的设计 | 第49-50页 |
| ·小结 | 第50-52页 |
| 第5章 高速数据传输测试系统的软件设计 | 第52-61页 |
| ·高速数据传输测试系统的设备驱动程序设计 | 第52-58页 |
| ·WDM 设备驱动程序模型 | 第52-54页 |
| ·设备驱动程序的开发环境 | 第54-55页 |
| ·设备驱动程序的设计 | 第55-57页 |
| ·设备驱动程序的调试 | 第57-58页 |
| ·高速数据传输测试系统的应用程序设计 | 第58-60页 |
| ·应用程序与设备驱动程序的交互 | 第58-59页 |
| ·应用程序流程 | 第59-60页 |
| ·小结 | 第60-61页 |
| 第6章 高速数据传输测试系统的仿真 | 第61-71页 |
| ·系统仿真环境 | 第61页 |
| ·仿真模型的建立 | 第61-63页 |
| ·系统仿真平台的结构 | 第62页 |
| ·仿真模块的设计实现 | 第62-63页 |
| ·仿真结果与分析 | 第63-70页 |
| ·PCI 设备配置空间读写的仿真 | 第63-67页 |
| ·IO 及内存空间读写的仿真 | 第67-68页 |
| ·突发数据传输的仿真 | 第68-70页 |
| ·小结 | 第70-71页 |
| 第7章 高速数据传输测试系统的测试验证 | 第71-81页 |
| ·测试环境及测试过程 | 第71-74页 |
| ·自回路数据传输测试 | 第71-72页 |
| ·数据传输速率测试 | 第72-73页 |
| ·SPI 接口数据接收测试 | 第73-74页 |
| ·测试结果 | 第74-76页 |
| ·自回路数据传输测试结果 | 第74-75页 |
| ·数据传输速率测试结果 | 第75页 |
| ·SPI 接口数据接收测试结果 | 第75-76页 |
| ·测试结果分析 | 第76-81页 |
| ·自回路数据传输测试结果分析 | 第76页 |
| ·系统数据传输速率上限的分析 | 第76-81页 |
| 第8章 总结与展望 | 第81-83页 |
| ·总结 | 第81页 |
| ·系统的应用可拓展性分析 | 第81-82页 |
| ·仿真平台的可拓展性分析 | 第82-83页 |
| 附录源程序示例 | 第83-84页 |
| 参考文献 | 第84-87页 |
| 发表论文 | 第87-88页 |
| 致谢 | 第88页 |
