| 表目录 | 第1-7页 |
| 图目录 | 第7-9页 |
| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-14页 |
| ·课题背景 | 第11页 |
| ·课题概述 | 第11-12页 |
| ·本文的主要工作 | 第12页 |
| ·论文组织结构 | 第12-14页 |
| 第二章 可重构技术的发展及分类 | 第14-20页 |
| ·可重构的基本思想 | 第14-16页 |
| ·基于FPGA的可重构技术 | 第16-17页 |
| ·可重构技术分类 | 第17-18页 |
| ·网络可重构技术 | 第18-19页 |
| ·本章小结 | 第19-20页 |
| 第三章 DIRL系统及其关键技术研究 | 第20-35页 |
| ·ACR可重构需求分析 | 第20-22页 |
| ·基于ACR的重构方案设计 | 第22-24页 |
| ·基于ACR的分布式可重构系统(DIRL)的总体设计 | 第24-28页 |
| ·现有静态芯片级重构技术的缺陷 | 第24-25页 |
| ·DIRL系统设计 | 第25-28页 |
| ·DIRL系统关键实现技术 | 第28-34页 |
| ·基于分级的地址匹配方法 | 第28-31页 |
| ·DIRL更新容错机制 | 第31-33页 |
| ·FPGA粒度单元更新配置方法选择 | 第33-34页 |
| ·本章小结 | 第34-35页 |
| 第四章 基于ACR-S的DIRL系统实现 | 第35-53页 |
| ·数据处理模块的设计与实现 | 第35-39页 |
| ·数据处理模块的内部结构 | 第35-38页 |
| ·基于PPC405的数据处理模块设计流程 | 第38-39页 |
| ·内存模块设计 | 第39-41页 |
| ·MⅡ/GMⅡ自适应网络通信模块的设计 | 第41-43页 |
| ·VSC8201物理层接口 | 第41-42页 |
| ·MⅡ/GMⅡ自适应切换 | 第42-43页 |
| ·CPLD模块的设计 | 第43-46页 |
| ·FLASH存储模块的设计 | 第46-47页 |
| ·串行通信端口模块的设计 | 第47-48页 |
| ·PCB设计中的布局与布线 | 第48-50页 |
| ·DIRL系统目标单元VxWorks操作系统及其BSP开发 | 第50-52页 |
| ·本章小结 | 第52-53页 |
| 第五章 基于ACR-S的DIRL系统测试 | 第53-59页 |
| ·目标单元功能测试 | 第53-56页 |
| ·数据处理模块的测试 | 第53-54页 |
| ·内存模块测试 | 第54页 |
| ·CPLD模块功能仿真 | 第54-55页 |
| ·串口模块的测试 | 第55页 |
| ·FLASH模块的测试 | 第55-56页 |
| ·网络模块的测试 | 第56页 |
| ·DIRL系统功能测试 | 第56-58页 |
| ·粒度单元分级匹配方法验证方案 | 第56-57页 |
| ·更新容错机制的验证方案 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 结束语 | 第59-60页 |
| 参考文献 | 第60-62页 |
| 作者简历 攻读硕士学位期间完成的主要工作 | 第62-63页 |
| 致谢 | 第63页 |