跳频通信中跳频图案与跳频同步的研究
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景及意义 | 第7-8页 |
| ·跳频通信简介 | 第8页 |
| ·项目来源与研究方向 | 第8-9页 |
| ·本文研究的主要内容 | 第9-11页 |
| 第二章 跳频通信理论 | 第11-17页 |
| ·跳频通信理论基础 | 第11页 |
| ·跳频通信系统组成 | 第11-12页 |
| ·跳频信号分析及其抗干扰能力 | 第12-14页 |
| ·跳频系统的特点 | 第14-15页 |
| ·跳频系统的关键技术 | 第15-16页 |
| ·本章小结 | 第16-17页 |
| 第三章 跳频图案的研究与设计 | 第17-31页 |
| ·跳频图案概念 | 第17-18页 |
| ·跳频序列相关理论 | 第18-20页 |
| ·跳频序列的设计要求 | 第18-19页 |
| ·跳频序列的参数 | 第19-20页 |
| ·常用跳频序列介绍 | 第20-23页 |
| ·m序列 | 第20-21页 |
| ·RS码序列 | 第21-23页 |
| ·RS码跳频序列的设计 | 第23-26页 |
| ·RS码跳频序列生成原理 | 第23-24页 |
| ·实际设计方案 | 第24-26页 |
| ·RS码跳频序列的性能 | 第26-29页 |
| ·RS码作为跳频序列的性能 | 第26页 |
| ·RS码跳频序列的伪随机性 | 第26-27页 |
| ·RS码跳频序列的组网性能 | 第27-29页 |
| ·本章小结 | 第29-31页 |
| 第四章 跳频同步的研究与设计 | 第31-49页 |
| ·跳频同步概述 | 第31-34页 |
| ·同步不确定来源 | 第31-32页 |
| ·跳频同步的内容 | 第32-33页 |
| ·跳频同步的过程 | 第33-34页 |
| ·跳频同步要求 | 第34页 |
| ·跳频通信常用同步方法 | 第34-36页 |
| ·外同步法 | 第34-35页 |
| ·自同步法 | 第35-36页 |
| ·TOD自同步方案设计 | 第36-43页 |
| ·TOD自同步法原理 | 第36-37页 |
| ·系统参数 | 第37页 |
| ·同步信息格式 | 第37-39页 |
| ·同步信息的发送 | 第39-40页 |
| ·TOD的捕获接收 | 第40-42页 |
| ·TAH的接收 | 第42-43页 |
| ·同步频率的确定 | 第43页 |
| ·TOD自同步法性能分析 | 第43-48页 |
| ·同步时间 | 第43-44页 |
| ·初始同步允许的最大时差 | 第44页 |
| ·同步保持时间 | 第44页 |
| ·同步捕获性能 | 第44-47页 |
| ·TOD检测概率 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 第五章 跳频序列与跳频同步的实现 | 第49-67页 |
| ·硬件系统方案 | 第49-50页 |
| ·硬件平台介绍 | 第49页 |
| ·系统方案 | 第49-50页 |
| ·DSP相关介绍 | 第50-52页 |
| ·DSP特点 | 第50-51页 |
| ·TMS320C6711 结构介绍 | 第51-52页 |
| ·CCS开发环境介绍 | 第52页 |
| ·DSP初始化 | 第52-55页 |
| ·DSP内存分配 | 第52-54页 |
| ·集成外设初始化 | 第54-55页 |
| ·跳频序列的DSP实现 | 第55-56页 |
| ·跳频同步的DSP实现 | 第56-64页 |
| ·关键集成外设介绍 | 第56-57页 |
| ·发送时同步模块程序 | 第57-59页 |
| ·接收时同步模块程序 | 第59-64页 |
| ·仿真结果 | 第64-66页 |
| ·本章小结 | 第66-67页 |
| 第六章 结束语 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 研究成果 | 第71-72页 |
