| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 序言 | 第8-11页 |
| ·频率合成技术综述 | 第8-10页 |
| ·论文背景 | 第10页 |
| ·作者的主要工作 | 第10-11页 |
| 第二章 锁相环基本理论 | 第11-18页 |
| ·锁相环的基本原理 | 第11-13页 |
| ·锁相环路的主要性能分析 | 第13-18页 |
| ·锁相环的线性相位分析 | 第14-16页 |
| ·锁相环路的捕获性能 | 第16-17页 |
| ·锁相环路的跟踪性能 | 第17-18页 |
| 第三章 锁相频率合成器的相位噪声分析 | 第18-37页 |
| ·相位噪声的概念 | 第18-20页 |
| ·锁相环各组成部件相位噪声分析 | 第20-29页 |
| ·鉴相器的噪声分析 | 第20-22页 |
| ·压控振荡器的噪声分析 | 第22-27页 |
| ·锁相频率合成器N 分频器的噪声分析 | 第27-29页 |
| ·放大器倍频器的噪声分析 | 第29页 |
| ·锁相频率合成器系统的相位噪声分析 | 第29-35页 |
| ·锁相频率合成器的相位噪声估算 | 第35-37页 |
| 第四章 锁相频率合成器的设计方法 | 第37-42页 |
| ·环路滤波器 | 第37-38页 |
| ·锁相频率合成器的线性数学模型及传递函数 | 第38-39页 |
| ·环路滤波器设计原理 | 第39-42页 |
| ·时间常数与环路参数的关系 | 第39-40页 |
| ·时常数T3的确定 | 第40页 |
| ·元件值的确定 | 第40-42页 |
| 第五章 L 波段高纯度频率源的方案论证 | 第42-47页 |
| ·技术指标 | 第42页 |
| ·技术难点 | 第42-43页 |
| ·低相位噪声的要求 | 第42-43页 |
| ·跳频时间与杂散抑制两指标同时实现，存在制约 | 第43页 |
| ·方案论证 | 第43-47页 |
| ·DDS+倍频方案 | 第43-44页 |
| ·PLL 方案 | 第44-46页 |
| ·双PLL“乒乓”工作方案 | 第46-47页 |
| 第六章 L 波段高纯度频率源的仿真 | 第47-52页 |
| ·环路滤波器电路及元件值 | 第47页 |
| ·相位噪声的仿真 | 第47-48页 |
| ·杂散的仿真 | 第48-49页 |
| ·跳频时间的仿真 | 第49-50页 |
| ·PLL 参数仿真 | 第50-52页 |
| 第七章 L 波段高纯度频率源的硬件实现 | 第52-67页 |
| ·详细原理框图 | 第52-53页 |
| ·电原理图 | 第53-54页 |
| ·PLL 芯片ADF4153 的程序编制及送数格式 | 第54-58页 |
| ·PCB 和腔体设计 | 第58-62页 |
| ·板材的选用 | 第58-59页 |
| ·微带线设计 | 第59页 |
| ·腔体布局 | 第59-60页 |
| ·核心器件的布局 | 第60页 |
| ·电源的布局 | 第60页 |
| ·可靠性设计——地 | 第60-62页 |
| ·调试与测试数据 | 第62-67页 |
| ·问题及解决 | 第62页 |
| ·测试数据 | 第62-67页 |
| 结束语 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-70页 |
| 附录1 单片机送数程序 | 第70-76页 |
| 附录2 高纯度频率源电原理图 | 第76-77页 |